1 引脚分布与两套编号

1. STM32F103C8T6 是 LQFP48 封装（四边出脚的贴片封装，一共 48 个物理脚）。48 个脚里有 37 个是 GPIO（可当普通输入输出用），剩下 11 个是电源、复位、晶振等专用脚。 37 个 GPIO 按"端口（Port）"分组：PA0~PA15、PB0~PB15（各 16 个）、PC13~PC15（3 个）、PD0~PD1（2 个），合计 16+16+3+2 = 37。PC、PD 的其他脚在 48 脚封装上没有引出来，要 64 脚以上的型号才有。
2. 物理引脚号（1~48，数芯片上第几个脚）和 GPIO 名（PA0、PB7 这种）是两套完全独立的编号，之间没有换算公式，只能查引脚图。 芯片正面有一个小圆点（或缺角），圆点旁边就是 1 脚，然后逆时针数，每边 12 个。
3. 在这块 48 脚芯片上写 PC0、PC12、PD2 这类引脚是不存在的——编译不会报错（软件不知道硬件），但物理上没有这个脚，程序自然没反应。
4. PD0/PD1 同时是 HSE 外部晶振脚（PD0 = OSC_IN 晶振输入、PD1 = OSC_OUT 晶振输出），一旦接了晶振就不能再当普通 IO 用；PC13/PC14/PC15 与低速晶振/备份功能相关（PC13 = TAMPER-RTC 侵入检测、PC14 = OSC32_IN、PC15 = OSC32_OUT）。
   • 补充：HSE（High Speed External，高速外部时钟）就是外接的 8MHz 主晶振；RTC（Real-Time Clock，实时时钟）是掉电后靠纽扣电池还能走时的时钟。
5. BOOT 两个引脚决定上电后从哪里开始运行程序：BOOT0=0 从 Flash（闪存，即你烧录程序的地方）启动，这是正常工作状态；BOOT0=1 且 BOOT1=0 从"系统存储器"启动，那里出厂固化了一段串口下载程序（ISP，In-System Programming，在系统编程），这就是 BOOT 跳线帽的作用。 跳线帽放错位置时，现象很像"程序没运行/烧不进去"，其实芯片在跑原厂的 ISP 程序。
6. VDDA/VSSA（模拟部分的电源/地脚）悬空会导致 ADC 读数乱跳，即使不用 ADC 也必须接好。

7. 型号按位读：STM32F103 x y z
   • x = 引脚数：C=48、R=64、V=100、Z=144；
   • y = Flash 容量：4=16K、6=32K、8=64K、B=128K、C=256K、D=384K、E=512K（单位 KB）；
   • z 前位 = 封装形式：T=LQFP、H=TFBGA、U=VFQFPN；
   • 末位 = 工作温度范围：6=−40~85℃、7=−40~105℃。 所以 C8T6 = 48 脚 / 64KB Flash / LQFP 封装 / −40~85℃，SRAM（运行内存）20KB。
8. 引脚名 = 端口字母 + 组内序号：PA0 就是 A 组的 0 号引脚。注意同一组的引脚在芯片四边并不连续排列，别想当然地按顺序推位置，查图为准。
9. 查资料分两本手册，别搞混：
   • 数据手册（Datasheet，简称 DS）：查引脚分布、电气参数（耐压、电流）、引脚复用位置；
   • 参考手册 RM0008（Reference Manual）：查所有外设的寄存器和每一位的定义。 C8T6 属于"中密度（medium density）"产品，启动文件用 startup_stm32f10x_md.s（md = medium density）。
10. 市场上有标着 C8T6 实际却是 C6T6（只有 32KB Flash） 的打磨翻新片，程序超过 32KB 就会出莫名其妙的问题，买芯片尽量选正规渠道。

2 时钟：任何外设初始化的第一步

1. GPIO 挂在 APB2 这条总线上，给它开时钟用 RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOx, ENABLE)。 "开时钟"可以理解为给外设合上电闸：STM32 为了省电，出厂时所有外设的时钟都是关闭的，不开时钟，对这个外设的任何寄存器读写都石沉大海、而且不会报任何错。 这是"程序看着没问题、外设就是不动"的第一大原因。
2. 常用外设挂在哪条总线（背下来）：
   • APB2（最高 72MHz，高速总线）：GPIOA~D、AFIO、TIM1、SPI1、USART1、ADC1/2、EXTI；
   • APB1（最高 36MHz，低速总线）：TIM2~4、USART2/3、SPI2、I2C1/2、bxCAN、USB。
3. 时钟是按"组（端口）"开的，不是按引脚开的：开一次 RCC_APB2Periph_GPIOA，PA0~PA15 全部 16 个脚就都有时钟了。
4. RCC_APB2PeriphClockCmd 和 RCC_APB1PeriphClockCmd 用哪个，取决于外设挂在哪条总线：
   • 宏名写错（比如不存在的 RCC_APB2Periph_I2C1）会直接编译报错；
   • 但端口名写错（该开 GPIOC 却开了 GPIOA）编译能过，只是配置没落到目标引脚上，属于"静默失效"，很难查。

3 引脚内部结构

1. 输出通路（CPU → 引脚）：CPU/外设把电平写进 ODR（Output Data Register，输出数据寄存器） → 输出控制电路 → 驱动 P-MOS/N-MOS 两个场效应管的栅极 → 引脚上出现高/低电平。
2. 输入通路（引脚 → CPU）：引脚上的电压先经过 施密特触发器（Schmitt Trigger，一种把连续电压整形成干净 0/1 的电路） → 结果被锁存进 IDR（Input Data Register，输入数据寄存器） → CPU 读 IDR 就知道引脚是高还是低。
3. 通路中还有：输入驱动器、上拉开关（闭合后通过电阻接 VDD）、下拉开关（闭合后通过电阻接 VSS）；引脚最外侧有两只保护二极管，分别"钳"向 VDD 和 VSS，用来防静电和过压。
4. CPU 读到的不是引脚此刻的连续电压，而是施密特触发器输出端被采样锁存下来的那一瞬间的 0/1。
5. 虚线框里整块叫"转换电路"，干三件事：上下拉电阻给引脚一个默认电平、保护二极管防静电、施密特触发器把电压翻译成 0/1。所谓四种输入模式，本质上就是同一张图里上拉、下拉两个开关"通/断"的不同组合而已。

4 推挽与开漏

1. 推挽输出（Push-Pull）：内部有两个 MOS 管——上管 P-MOS（接通就把引脚接到 VDD）、下管 N-MOS（接通就把引脚接到 VSS），两管交替工作，一推一拉，所以叫推挽。 开漏输出（Open-Drain）：只有下管 N-MOS，上管在芯片内部根本不接，下管的"漏极"直接对外开路（这就是"开漏"名字的由来）。
   • 补充：MOS 管可以粗略理解成"电压控制的电子开关"，栅极给电压就导通。
2. 两种输出写 0/1 时的四个状态：

3. 开漏写 1 的本质不是"输出高电平"，而是"松手"——引脚进入高阻态，把总线的控制权交出去。 想要稳定的高电平，必须在外部接一个几 kΩ 到几十 kΩ 的上拉电阻到电源；没有上拉电阻时引脚悬空，万用表量到的是飘忽不定的电压。
4. 开漏的两大用途：
   • ① 线与（Wired-AND）：多个开漏引脚可以直接并联在同一根线上、共用一个上拉电阻。大家都松手时线上才是高电平，任何一个拉低整条线就是低电平，互不冲突。I2C 的 SCL/SDA 两根线就是靠这个特性工作的。
   • ② 电平转换/兼容：上拉电阻接到几伏，高电平就是几伏。比如上拉到 5V，3.3V 的单片机就能与 5V 器件共用总线。
5. 推挽输出绝不能线与：两个推挽输出并联，一个输出高、一个输出低时，会形成 VDD → 上管 → 引脚 → 引脚 → 下管 → VSS 的低阻通路，相当于电源直接短路，大电流会烧坏引脚。
6. STM32 引脚的灌电流（往里吸）能力比拉电流（往外推）强，所以开发板常把 LED 设计成"VCC → LED → 电阻 → 引脚"，引脚输出低电平点亮（电流灌进芯片）。
7. 限流电阻可以自己验算：红 LED 导通后两端的正向压降约 1.8~2V，剩下的电压降在电阻上：(3.3−2)/1000 ≈ 1.3mA、(3.3−2)/510 ≈ 2.5mA，亮度足够。 单个引脚灌/拉电流的绝对最大值约 25mA，全芯片所有 IO 电流合计约 100mA。所以 LED 串几百欧到 1kΩ 电阻是标准做法，绝对不允许不串电阻直接把 LED 接在 IO 和地/电源之间。

5 通用 / 复用 与 8 种工作模式

1. 通用输出（General Purpose）：CPU 直接通过 ODR 控制引脚，点灯就是这种。 复用输出（Alternate Function，AF）：CPU 不再直接控制引脚，而是把引脚的控制权交给片上外设（USART 串口、SPI 等），由外设自动输出波形。 复用模式下 ODR 对引脚不起作用，但输入通路依然有效（外设照样能读引脚电平）。
2. 输出类型（推挽/开漏）× 控制主体（通用/复用）= 四种输出模式。
3. 配置复用功能分两步，缺一不可：① GPIO 设成 AF_PP（复用推挽）或 AF_OD（复用开漏）；② 初始化并打开对应的外设。 只做第一步，引脚不会有任何波形。
4. 注意区分两个容易混的概念：
   • GPIO 复用输出：把引脚交给外设来驱动；
   • AFIO 复用重映射（Remap）：AFIO（Alternate Function IO，复用功能 IO 管理模块）负责把某个外设的信号从默认引脚整体"搬家"到另一组备用引脚上。 两者是两回事。
5. F103 没有 F4/H7 等新型号那种"复用功能选择寄存器"（不能任意指定引脚功能）：外设与引脚的对应关系是固定的，想换脚只能按手册做重映射。
6. 八种工作模式与寄存器编码（每个引脚由 MODE[1:0]（模式位）+ CNF[1:0]（配置位）共 4 位控制，写在 GPIOx_CRL/GPIOx_CRH 两个寄存器里：CRL 管一个端口的低 8 个脚（0~7）、CRH 管高 8 个脚（8~15））：

7. 速度编码不是按频率大小顺序排的，别想当然：01=10MHz、10=2MHz、11=50MHz（输入模式下 MODE=00）。
8. 同一个编码 10（CNF）在输入模式下表示上拉/下拉，至于是上拉还是下拉，由 ODR 对应位决定：ODR=1 上拉、ODR=0 下拉——这些细节 GPIO_Init 函数内部已经帮你做了，知道原理即可。
9. 宏名的拼写规律＝来源（Out 通用输出 / AF 复用输出 / IN 输入 / AI 模拟输入）＋ 极性或类型（PP 推挽 / OD 开漏 / PU 上拉 / PD 下拉 / FLOATING 浮空），理解了就不用死记。

6 IO 最大输出速度

1. 定义：让引脚电平高速交替翻转（0→1→0→1……）时，波形还能保持基本不变形的最高频率。 它由引脚内部寄生电容、MOS 管导通电阻等硬件特性决定，和你写寄存器的速度没有关系。
2. 实际波形不是教科书里的理想方波：一个位周期 = 上升时间（从低爬到高）+ 保持时间（稳定在高/低电平）+ 下降时间（从高跌到低），真正有效的是中间的保持时间。
3. 失真判据：上升时间 + 下降时间 ≥ 整个位周期时，保持时间被挤成 0，方波就退化成了三角波。
4. 三档速度下的时间分配（单位 ns，最后一列是该档的位周期）：

2MHz 那一行是"边沿占掉半个周期"的失真临界示意。 5. 选档原则：在能满足信号频率要求的前提下，选最小的档位。 边沿太陡会增加耗电、产生 EMI（Electromagnetic Interference，电磁干扰）和振铃过冲。 6. 三个典型例题：

7. 经验法则：GPIO 速度档 ≥ 信号实际翻转频率就行；按键、LED、慢速控制一律 2MHz；USART、SPI 等复用脚按外设的最高时钟选（比如 SPI 时钟 18MHz，就要选 50MHz 档）。
8. 反推需求时别把时序表里的 fSSC 8.0Mbit/s（典型值） 和 1/120ns ≈ 8.3MHz（由最小周期反推） 混成一个数——选型要用"最小周期"算最坏情况。

TLE5012 时序表只记这几行（其余建立/保持时间等真正写驱动时再查）：

8.3MHz 取能覆盖它的最小档 = 10MHz。另外板上有两颗晶振：8MHz HSE（主时钟）与 32.768kHz LSE（给 RTC 用），还有 BOOT0/BOOT1 跳线；PC13 丝印就是板载 LED 所在的那只脚。

7 点灯实验：板载接线与配置顺序

1. 板载 LED 的接线：D2（LED）阳极接 VCC3V3，阴极经 R5（510Ω/0603 封装）接到 PC13，所以 PC13 要配成开漏输出、写低电平点亮。 写代码前一定先看电路图确认 LED 的极性（电流方向）：外接 LED 用推挽通常是"写 1 亮"，板载这颗是"写 0 亮"，方向正好相反。直接搬代码不改电平，会出现"按下按钮灯反而灭"的怪现象。
2. PC13/PC14/PC15 是"受限引脚"：灌电流上限约 3mA、翻转频率不得超过 2MHz，所以代码里 GPIO_Speed 只能选 2MHz；它们还兼作 RTC 闹钟/侵入检测功能，用 RTC 时会冲突。（待机唤醒脚 WKUP 是 PA0，不是 PC13。）
3. GPIO 配置的固定四步顺序：开该端口所在总线的时钟 → 填结构体"老三样" → 调用 GPIO_Init 写入寄存器 → 循环里读写电平。 老三样是 GPIO_InitTypeDef 三个字段：

5. 开漏引脚在外部被别的器件拉低时，ReadOutputDataBit 仍可能读出 1（因为它读的是你软件写进去的值，不是真实电平）；想知道引脚此刻的真实电压，必须读 IDR。
6. void GPIO_WriteBit(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin, BitAction BitValue)：第三个参数类型是 BitAction（位动作，一种枚举），成员只有 Bit_RESET=0、Bit_SET=1 两个；写成 GPIO_Pin_SET 是错误的标识符，编译不过。
   • 整端口一次性写用 GPIO_Write；
   • GPIO_SetBits（置 1）/GPIO_ResetBits（清 0）走的是 BSRR/BRR 专用寄存器，是"原子操作"（一条指令完成、不可被打断），在中断里用更安全——普通的"读 ODR → 改一位 → 写回 ODR"是读-改-写三步，中途若被中断打断可能出错。
7. GPIO_Init 只在被调用的那一瞬间读取结构体内容并写进寄存器，之后再改结构体变量不会影响已经配好的引脚。 第二次初始化另一个引脚时可以放心省掉三行：重复开时钟（同组已经开过）、重复声明结构体、输入模式下的 GPIO_Speed（输入模式不需要速度）。 但要注意：复用同一个结构体时，上一轮赋过的字段会残留（本例残留的恰好是 GPIO_Speed，对输入无影响所以看不出来）；稳妥做法是每次初始化前把结构体 = {0} 清零，或把所有字段都显式重新赋值。
8. 现象验证：配置一完成 LED 就已经亮了——因为 ODR 复位默认值是 0，引脚被配成开漏输出的瞬间相当于写了 0，灯即亮；随后 GPIO_WriteBit(..., Bit_SET) 反而让灯灭。（复位后引脚是浮空输入、不驱动任何电平，所以配置前灯不亮；亮发生在 GPIO_Init 之后。）

8 四种输入模式与施密特触发器

1. 这一章要解决的问题：CPU 通过读寄存器里的 0/1，来判断引脚上现在是低电压还是高电压。 链路分三段：引脚模拟电压 → 整形/保护电路 → 采样锁存进 IDR。
2. 输入通路上各元件的作用：

3. 判决靠两个阈值电压：输入高于正向阈值 Vt+ 才判 1，低于负向阈值 Vt− 才判 0，落在两者之间时保持上一次的结果不变。 两个阈值之间的差距叫"回差（迟滞，Hysteresis）"，正是它给了抗抖动能力——电压在阈值附近小幅抖动时，输出不会跟着乱跳。
4. 四种输入模式 = 上拉开关、下拉开关通断的四种组合：上拉闭合 = IPU，下拉闭合 = IPD，两个都断开 = 浮空输入； 模拟输入 AIN 则把施密特触发器这条数字通路整个断开，只留引脚直达 ADC 等模拟外设的通道，所以上下拉开关也必须断开（否则电阻会与外部信号分压，破坏采集精度），同时省电。
5. 内部上/下拉电阻典型值约 30~50kΩ。外部接地时电流 I = 3.3V / 40kΩ ≈ 80μA。阻值故意做这么大：既能把悬空引脚稳定在一个确定电平上，又保证被外部反向驱动时只有几十到上百微安电流，不会烧芯片。 这就是"按键一端接地、单片机用上拉输入"成为标准接法的原因。
6. 上拉输入时的三种外部情况：

外部给 5V 时电流方向会反过来并走保护二极管，就不再是"无电流"了（详见第 10 张卡）。 7. 下拉输入完全镜像：悬空读 0、外部给高读 1，适合"平时低电平、有效时高电平"的信号（比如按键另一端接 VDD）。 8. 上拉 ≠ 输出高电平。 上拉只是"没人驱动时给个默认高电平"，外部给一个低电平（按键接地）就能轻松把它拉下来；引脚方向始终是输入，不会和外部器件"打架"。 9. STM32F103 复位后，所有 GPIO 默认都是浮空输入——忘了配置模式的引脚就像一根天线，读到什么全看环境干扰。

9 何时浮空、何时上下拉

1. 判断原则：外部有确定的驱动源（对端是推挽输出、总线驱动器等）→ 浮空输入即可；外部可能悬空（按键、没插的接插件、开路集电极输出）→ 必须配上拉或下拉，否则读到随机值，程序可能莫名其妙地乱跳。
2. 浮空引脚会像天线一样感应出抖动波形：手靠近一点、摸一下板子，读数就可能翻转。排查"按键偶尔自己触发"这类 bug，第一个怀疑对象就是引脚没配上拉/下拉。
3. 按钮另一端接 GND → 只能配输入上拉（IPU）：若配成下拉，松开时引脚被拉到 0、按下时引脚通过按钮还是接到 GND 读到 0，两种状态永远读不出区别。 反之，按钮另一端接 3.3V → 只能配输入下拉（IPD）。上下拉的默认电平必须与按钮另一端所接电平相反，才能读出两个状态。
4. 轻触开关通常有 4 个脚，内部只有对角的两个脚是导通的（另外两个是另一对），插错孔位的表现就是"按了没反应"。

10 保护二极管与绝对极限电压

1. 每个引脚内部有两只二极管：一只朝 VDD、一只朝 VSS，引脚接在两只二极管的中间节点上，属于芯片内部 ESD（Electro-Static Discharge，静电放电）保护结构的一部分；正常工作时两只二极管都反偏截止、不导通。
2. 引脚电压过高（超过 VDD）时，引脚 → 二极管 → VDD 导通，多余电流被"泄放"进电源轨；引脚电压为负（低于 VSS）时，VSS → 二极管 → 引脚 导通，把引脚钳在约 −0.7V。
3. 电流方向的定义＝正电荷移动的方向，从高电位流向低电位；VSS=0V 比 −1V 电位高，所以电流从 VSS 流向引脚，把引脚电位"托住"，这就是"钳位"。
4. 二极管只能限制电压幅度，不能限制电流大小：如果外部源内阻很小（比如 5V 直接硬连），会持续向 VDD 灌入大电流，可能顶坏芯片，或把整片电源抬高引起复位。
5. VSS−0.3V ~ VDD+0.3V 是手册给的"允许超出电源轨的最大电压"（绝对极限参数），按"超出 0.3V 即属于违规使用"来记；二极管真正明显导通的正向压降约 0.6~0.7V，0.3V 只是厂家留的安全余量——到 0.3V 时其实已经有可观的注入电流了。
6. "5V 容忍（FT，5V Tolerant）"靠的是另一套结构（厚氧化层器件/内部电平转换），不是这两只二极管。F103 大多数数字脚带 FT 标记、可容忍 5V 输入；不耐 5V 的脚是 PC13~PC15、PD0/PD1、PA11/PA12。"不得超出电源轨 0.3V"和"FT 脚可承受 5V"是两个不同的概念，别混。

11 完整代码

点灯

按钮长按跟随

代码流程四步：开时钟 → 填老三样 → GPIO_Init → 循环里"读 IDR 判断电平、写 ODR 输出电平"。

⚠️ 这段代码没有做按键消抖，实际按下/松开瞬间会有机械抖动，灯可能偶尔闪几下——留到后面按钮驱动章节用 Delay(10) 消抖解决。

⚠️ 输入模式那轮没写 GPIO_Speed，结构体里残留着上一轮的 2MHz；对输入无影响，但养成清零习惯，换成别的字段残留就会踩坑。

📌 本章必背速记

1. 任何外设初始化第一步都是开时钟：GPIOA/B/C 在 APB2 总线，用 RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA, ENABLE)；不开时钟引脚完全不动。
2. 8 种工作模式：4 种输入（浮空/上拉/下拉/模拟）+ 4 种输出（推挽/开漏/复用推挽/复用开漏）；点灯用推挽输出，接 I2C 用开漏。
3. 推挽 vs 开漏：推挽=芯片主动输出强 0 和强 1（LED、数字信号）；开漏=只能拉低到 0，输出 1 必须靠外部上拉电阻（I2C 总线就靠这个"线与"）。
4. 速度档位 2/10/50MHz：指引脚电平翻转的速率，不是通信波特率；点灯/按键这类慢信号填 2MHz，高速通信才拉高。
5. 读和写：输入用 GPIO_ReadInputDataBit(GPIOx, GPIO_Pin_y) 读 IDR；输出用 GPIO_SetBits / GPIO_ResetBits / GPIO_WriteBit 写 ODR。
6. 按键配置口诀：上拉输入 + 按下接地 → 按下读到 0、松开读到 1；不要用浮空输入接机械按键（悬空电平会乱跳）。
7. 初始化四步走：开时钟 → GPIO_InitTypeDef 填引脚/模式/速度 → GPIO_Init → 主循环里读写。
8. 电压红线：引脚输入电压不能超过 VDD+0.3V（F103 是 3.6V 上限）；只有标注 5V tolerant 的脚才能直接接 5V 信号。

1 串口是什么，一帧长什么样

1. 串口最简单，只有两根数据线：Tx（发送）、Rx（接收）。 两个设备相连时必须 Tx 接对方的 Rx、Rx 接对方的 Tx（交叉），并且 GND 接 GND（共地，两边以同一个 0V 为基准）。
2. 数据是一帧一帧发的，一帧 = 空闲态 → 起始位 → 数据位（8~9 位，最后一位可挪作校验位）→ 停止位 → 回到空闲（也可以不停顿直接接下一帧的起始位）。
3. 空闲态和停止位都是高电平，起始位是低电平——这是用示波器/逻辑分析仪抓波形时，对齐每一帧起点的唯一标志。
4. 数据一律 LSB first（Least Significant Bit first，最低位先发）：发送时从 D0（最低位）开始依次移出，接收时先到的位填进低位。
5. 波特率（Baud Rate）= 每秒传输多少个 bit（bit/s），那么 1 个 bit 的持续时间就是 1/波特率 秒。常用波特率 9600、115200、921600。
6. 最常用的格式是 8N1（8 个数据位、无校验、1 个停止位），一帧实际占 10 个 bit（1 起始位 + 8 数据位 + 1 停止位），所以 115200bps 每秒最多传 115200/10 ≈ 11520 字节，约 11.52KB/s。

2 两个手推例题：发 27 与发 "Hello"

1. 发数字 27：27 = 16+8+2+1 = 0001 1011b。注意低位先发，按 D0→D7 排到线上的顺序是 1 1 0 1 1 0 0 0（D0=1、D1=1、D2=0、D3=1、D4=1、D5~D7=0）。 整帧：空闲 | 起始位(0) | 1 1 0 1 1 0 0 0 | 停止位(1) | 空闲。
2. 发字符串 "Hello"：每个字符先查 ASCII 码——H=0x48、e=0x65、l=0x6C、l=0x6C、o=0x6F，一个字符发一帧，五帧连续发出，帧与帧之间可以没有空闲间隔。
3. 抓包时看到"起始位拉低"就是每帧的起点；从起始位对齐开始数 8 个数据位，就能还原出字节。

3 字长、校验与停止位

1. 数据位 8 位或 9 位 × 最后一位是否挪作校验位 = 4 种组合；停止位可选 0.5 / 1 / 1.5 / 2 位（1 位最常用）。

2. 当 USART_WordLength 设为 9 位且开启校验时，硬件自动用第 9 位传校验位，收到后又自动把校验位剥掉，所以用户读 DR（Data Register，数据寄存器）拿到的仍是 8 位有效数据。
3. 奇校验规则：数一数数据位里 1 的个数，若为偶数个，就把校验位置 1，使"数据位 + 校验位"中 1 的总数为奇数；接收方数完总数仍为奇数才判对。偶校验相反（凑成偶数个 1）。
4. 例：发 85 = 0101 0101（有四个 1，偶数）→ 奇校验位补 1；若传输中某一位 1 变成 0，接收方数到 1 的总数变成偶数 → 判错。
5. 奇偶校验只能发现"奇数个 bit 同时翻转"的错误，偶数个 bit 翻转查不出来，而且它只能报错、不能纠错。工程上更常用无校验 + 应用层 CRC（循环冗余校验）。

4 UART 与 USART、四种连接模式

1. UART 只支持异步通信；USART 多一个同步模式（多一根 CK 时钟线，收发双方共用时钟）。F103 上的串口都是 USART，但绝大多数场合当 UART 用。
2. "异步"的含义：双方不接共享时钟线，只事先约定好相同的波特率，接收方靠每帧的起始位下降沿来对齐每一位的采样时机。

5 USART 内部结构

1. 波特率的产生链路：串口模块时钟 → 串口总开关（USART_Cmd）→ 分频器 → 再 ÷16 → 得到波特率；分频系数存在 BRR（Baud Rate Register，波特率寄存器） 里。
2. 发送过程：CPU 把一个整字节并行写进发送数据寄存器（TDR）→ 字节搬入发送移位寄存器 → 移位寄存器一位一位串行地从 Tx 移出。
3. 接收过程（镜像）：Rx 上的位一个个进入接收移位寄存器（串行进）→ 凑齐一个字节后并行写入接收数据寄存器（RDR）→ 等 CPU 读走。
4. 控制电路按设定的"帧格式"组织收发：数据位 8/9 位、停止位 0.5/1/1.5/2 位、校验奇/偶/无。
5. 七个标志位各串一个使能开关，汇成中断：TxE、TC、RxNE、PE 一组；FE、NE、ORE 一组。
6. 这张框图要能在白板上默画——所有串口问题最终都回到三件事：分频得到波特率、收发各有两级缓冲、帧格式控制。

6 两级缓冲与流水（TXE/TC/ORE 的根）

1. 发送侧有两个"工位"：TDR（发送数据寄存器，待发区） 和 发送移位寄存器（正在发区）。
2. 流水过程（这是串口能连续发送的关键）：字节 2 写进 TDR → 字节 2 搬进移位寄存器开始发送 → 此时 TDR 空了，字节 3 可以写进来 → 字节 2 发完，字节 3 立刻搬进去……往 TDR 写字节和线上发送字节是并行发生的。

3. 接收侧是镜像：Rx → 接收移位寄存器 → RDR；CPU 必须把 RDR 读走，才能腾出位置给下一个字节。
4. ORE（Overrun Error，过载/溢出错误）的成因：字节 1 还在 RDR 里没被读走，字节 2 已经移完要搬进来——一句话，对方发得比你读得快，新数据把旧数据覆盖了。

7 TXE 与 TC、三个核心 API

1. TXE（Transmit data register Empty，发送数据寄存器空）：TDR 空了就为 1。它的含义是"可以写下一个字节了"，不代表这个字节已经发完。 CPU 往 TDR 写入后 TXE 自动清 0，等 TDR 内容搬进移位寄存器后 TXE 重新置 1。
2. TC（Transmission Complete，发送完成）：必须 TDR 空 且 移位寄存器也空才为 1，即最后一位（含停止位）真正从线上发出去了。TC 在 SR（Status Register，状态寄存器）的 bit6。
3. 使用分界：轮询方式发送多个字节时，循环内等 TXE（确认可以塞下一个）、整个循环结束后等 TC（确认最后一个也发完）； RS-485 切换收发方向、发完立刻进低功耗等场景必须等 TC，只等 TXE 会截断最后一个字节。
4. TXE=1 时 TC 未必为 1——最后一个字节刚搬进移位寄存器，TDR 虽已空但线上还在发。
5. TC 标志的清除方式是先读 SR 再写 DR（按库函数的正常流程走会自动清除，不用死记）。
6. 三个接口：

7. USART_SendData 本身不会等待发送完成，必须配合 TXE/TC 标志查询；函数名大小写敏感（比如是 USART_FLAG_RXNE，拼成 FALG 编译不过）。

8 波特率与 BRR

1. 波特率公式：波特率 = f_PCLK / (16 × USARTDIV)，分频系数 USARTDIV 存在 BRR 里。若开启 OVER8（8 倍过采样）分母变为 8（F103 很少用，知道即可）。
2. 72MHz 总线时钟下产生 115200 波特率：USARTDIV = 72MHz / 16 / 115200 = 39.0625 = 32+4+2+1 + 0.0625，正好能整除、误差极小，这也是 115200 成为最常用默认波特率的原因之一。
3. BRR 的位结构：高 12 位 DIV11~DIV0 存整数部分（位权 2048…1），低 4 位 F3~F0 存小数部分（位权依次是 0.5 / 0.25 / 0.125 / 0.0625，即二进分数）。
4. 39.0625 拆成整数 39（32+4+2+1）＋小数 0.0625（F0 位）——写代码时你只要填波特率数值，USART_Init 内部会自动完成拆分，不用手动算。
5. 公式里的 f_PCLK 是该串口所挂总线的时钟：USART1 挂 APB2（72MHz），USART2/3 挂 APB1（36MHz）。

9 引脚、重映射与 IO 配置

1. USART1 默认引脚 TX=PA9、RX=PA10（LQFP48 封装上 PA9 是第 30 脚、PA10 是第 31 脚）；重映射后 TX=PB6、RX=PB7。
2. 一根引脚往往有多个复用功能（具体哪个生效由重映射决定）：PA9 = USART1_TX / TIM1_CH2；PA10 = USART1_RX / TIM1_CH3；PA8 = USART1_CK；PA11/PA12 = USART1_CTS/RTS（同时也是 USB 脚）。
3. 重映射表：

4. 串口引脚配置（手册表 21）：TX 配"复用推挽输出"（全双工/半双工都一样）；RX 配"浮空输入或上拉输入"；CK、RTS 配复用推挽；CTS 配浮空/上拉输入。
5. RX 优先选上拉输入：上拉默认高电平，正好等于串口空闲态；浮空脚像天线，线长或自己画板时必须上拉。
6. 重映射三步，缺一不可：① 开 AFIO 时钟（RCC_APB2Periph_AFIO）→ ② 调用 GPIO_PinRemapConfig(GPIO_Remap_USART1, ENABLE) → ③ 把 GPIO 配置到新引脚上（PB6/PB7，且要先开 GPIOB 时钟）。
7. 端口写错是最隐蔽的错误：结构体填了 GPIO_Pin_6/7，却调用 GPIO_Init(GPIOA, ...)，配置实际落到了 PA6/PA7 上，PB6/PB7 自然没有波形。

10 初始化：五个参数

1. 串口初始化结构体从 GPIO 的"老三样"变成"五大参数"：BaudRate（波特率）/ WordLength（字长）/ StopBits（停止位）/ Parity（校验）/ Mode（收发方向）。
2. 每个字段必须填本族的宏，不能填裸数字：

3. USART_WordLength = 9 这种裸数字不生效——这些宏本质是 CR1 寄存器里 M 位的位定义，写 9 不起作用，实际仍是 8 位；同理不能把校验宏赋给字长字段。每个字段只能填本族的宏。
4. 初始化顺序：开 USART 模块时钟 → 填五参数 → USART_Init → USART_Cmd(USARTx, ENABLE) 打开总开关 → 配 GPIO（TX 复用推挽 + RX 上拉输入）。漏了 USART_Cmd，整个模块不工作。

11 接收、错误标志与乱码排查

1. RXNE（Read data register Not Empty，接收数据寄存器非空）：收到数据、RDR 里有东西可读时为 1；读 DR（调用 USART_ReceiveData）会由硬件自动清除 RXNE。
2. 等待条件只能写 == RESET（"为空就继续等"）：while (USART_GetFlagStatus(USARTx, USART_FLAG_RXNE) == RESET);。写反成 == SET 会变成：有数据时死等、没数据时立刻退出读到空值。
3. USART_ReceiveData 返回值类型是 uint16_t，这是为了兼容 9 位字长；8 位模式下只有低 8 位有效，赋给 uint8_t 变量会自动截断。
4. 四个带 E 的错误标志：

5. ORE/NE/FE 的清除需要"先读 SR、再读 DR"两个动作。
6. 乱码排查顺序：① 两端波特率是否一致（不一致会触发 FE）→ ② 是不是来不及读 RDR（ORE）→ ③ 校验位设置是否匹配（PE）。

12 printf 重定向与时间戳

1. 原理一句话：自己写一个 fputc 函数（强定义）覆盖标准库里自带的同名弱定义函数（__weak 标记），把字符输出的目的地从"控制台"换成串口，而 printf 本身一行都不用改。
   • 弱定义：库里先用 __weak 给一个默认空实现，允许用户写同名函数把它替换掉；用户的版本叫强定义，链接时优先用强定义。
2. printf 先把格式串和参数拼成字符串，再逐字符调用 fputc；所以只要在重写的 fputc 里做"等 TXE → USART_SendData 发出去"即可。
3. Keil 里必须勾选 Options → Target → Use MicroLIB（精简版 C 库），否则 printf 可能走"半主机（semihosting）"模式——试图通过调试器向电脑请求输入输出，脱机运行时直接卡死。
4. fputc(int ch, FILE *f) 的形参 ch 是 int 而不是 char：因为标准库约定它要用 EOF（即 -1）表示出错；发送前要 (uint8_t)ch 截取低 8 位，防止负数的符号扩展把高位也发出去。
5. 时间戳用毫秒计数 tick 逐级取模：ms = tick%1000，s = (tick/1000)%60，min = (tick/60000)%60，h = tick/3600000；输出格式串用 %02u:%02u:%02u.%03u（宽 2/3 位、不足补 0）。例：29,430,125ms → 08:10:30.125。

13 上板测试与排障

1. 接线三原则：Tx↔Rx 交叉、GND↔GND 共地、电平匹配（3.3V 系统就把 USB 转 TTL 模块拨到 3V3 档）。
2. 为什么需要 USB 转 TTL 模块：单片机串口输出的是 TTL 电平（0V/3.3V 的方波），电脑的 USB 口只认 USB 协议，而传统台式机的 RS232 串口是 ±12V 左右的电平，三方语言不通，必须靠模块（常见芯片 CH340、PL2303、CP2102、FT232）做翻译。
3. USB 转 TTL 的 VCC 选 3V3 档：这样模块 TX 输出的高电平就是 3.3V，与 STM32 匹配；选 5V 档时高电平变 5V，虽可能落在 FT 脚容忍范围内，但非 FT 脚（PC13~15、PA11/12 等）会被打坏，也容易让对端误判。
4. 串口助手两端参数必须完全一致：115200、无校验 NONE、8 数据位、1 停止位、流控 NONE。
5. ST-Link 只负责下载和调试，不走串口数据；要在串口助手看到调试打印，必须另接 USB 转 TTL 模块。
6. 发的数据是数值（0x01、0x02 这种）时，串口助手必须用 HEX（十六进制）显示；ASCII 模式下不可打印字符会显示成乱码或干脆不显示。
7. 复位或打开串口瞬间收到一个 0xFF 通常是毛刺：此时 TX 脚还没被串口外设驱动，空闲的高电平被按当时波特率采样成了全 1（0xFF），不是数据出错。

14 完整代码

① 重映射到 PB6/PB7 的初始化

② 多字节发送（循环内等 TXE、循环外等 TC）

③ printf 重定向 + 接收控灯

⚠️ 接收比较用的是字符 '0'/'1'（ASCII 码），串口助手就要发 ASCII 模式（文本模式）；若比较的是数值 1，就要用 HEX 模式，两边必须配套。

⚠️ 板载 LED 是开漏、低电平点亮，"亮"对应 Bit_RESET，别照抄外接灯"写 1 亮"的逻辑，否则行为正好相反。

📌 本章必背速记

1. 一帧长什么样：空闲时高电平 → 1 个起始位(拉低) → 8 个数据位(低位先出) → 可选校验位 → 停止位(拉高)；最常用配置是 8N1（8 数据位、无校验、1 停止位）。
2. 波特率双方必须一致：每秒传输多少个 bit，9600 / 115200 最常用；误差超过约 2% 就会乱码；乱码先查波特率和晶振。
3. 两个发送标志要分清：TXE=发送数据寄存器空（可以塞下一个字节了）；TC=发送完成（连移位寄存器都发完了）。发多字节：循环里等 TXE，全部发完后再等 TC。
4. 接收标志 RXNE=读数据寄存器非空（来新字节了）；ORE=过载错误（上一个字节没读，新的又来覆盖了），清错要先读 SR 再读 DR。
5. 初始化五件套：开 USART 时钟 + GPIO 时钟；TX 配成复用推挽输出(50MHz)、RX 配成浮空/上拉输入；填波特率、字长、校验、停止位、收发模式；USART_Init；最后 USART_Cmd(ENABLE)。
6. printf 重定向：重写 fputc 函数让它调 USART_SendData，并 #include <stdio.h>，之后就能像 PC 一样用 printf 打印调试。
7. TX/RX 要交叉接：STM32 的 TX 接对方 RX，RX 接对方 TX；接反了通信完全不工作。
8. 全双工：发送和接收各走各的线，能同时收发，不冲突。

1 为什么要 I2C

1. 串口是一对一的：C8T6 只有 USART1/2/3 三个串口，最多接 3 个设备，每接一个就要占一对 Tx/Rx 引脚和一个串口外设，很快就不够用了。
2. I2C 一条总线可以挂很多设备，永远只占 SCL、SDA 两根线，靠每个设备的地址来区分在跟谁说话。
3. 半双工：同一时刻数据只能朝一个方向传；总线时钟永远由主机产生（有例外，见第 2 节时钟拉伸）。
4. 代价：比串口多一套时序协议和仲裁机制，速率比 SPI 低。

2 电路结构：开漏 + 上拉 + 线与

1. 一个主机、多个从机：所有设备的 SCL 脚并在一起、SDA 脚并在一起。
2. 每根线各通过一只上拉电阻接到 VDD，所以空闲时两根线都是高电平；电阻标准模式常用 4.7kΩ，快速模式常用 2.2kΩ。
3. 所有设备的 SCL/SDA 引脚都必须是开漏输出：写 1 = 松手（引脚高阻，由上拉电阻把线拉高），写 0 = 拽线（下管导通把线拉低）。
4. 线与（Wired-AND）规则：所有设备都松手 → 上拉电阻把线拉成高电平 = 1；只要有任何一个设备把线拉低 → 整条线就是低电平 = 0。
5. 推挽绝对不能用于 I2C：推挽"发 1"是主动输出高，一旦对端同时"发 0"主动拉低，就等于电源对地短路。
6. 7 位地址：0~127 共 128 个编码，去掉广播地址和特殊用途后实际可用约 112 个；同一根总线上不能有两个地址相同的芯片（很多芯片提供 A0/A1/A2 引脚，可接高低电平改地址）。
7. 时钟拉伸（clock stretching，进阶了解）：SCL 同样是开漏，从机如果忙不过来，可以把 SCL 拉住不放（拉低），主机发现 SCL 被拉低就只能等——所以"SCL 只由主机驱动"是简化说法。
8. 多主机仲裁（进阶了解）：当总线上有两个主机同时发起始位时，规则是各自发 1 的同时回读 SDA；如果自己发的是 1 却读回 0，说明有别人在拉低，于是立刻退出并置 ARLO（仲裁丢失标志），转为接收方。仲裁之所以不会打坏数据，正是因为开漏 + 线与：大家都拉低时线就是低，没有短路冲突。初学阶段只要知道 I2C 支持多主机即可。
9. 总线本身不缓存数据：数据只在时钟驱动的传输过程中存在，STOP 之后线路上就什么都没有了；写进从机的数据保存在从机自己的寄存器/显存/EEPROM 里，没被接收方安排的字节直接丢弃，其他设备也无法"事后补收"。

3 速率与时序基本量

1. 一个 SCL 时钟周期传 1 位，所以 SCL 频率就约等于位速率：标准模式 100kHz、快速模式 400kHz。
2. 规范有五档速度：Sm ≤100k、Fm ≤400k、Fm+ ≤1M、HSm ≤3.4M、UFm ≤5M；F103 硬件只支持前两档（后三档知道有这回事即可）。
3. 400kHz 下裸字节吞吐 ≈ 400000/9 ≈ 44kB/s（每字节 8 位 + 1 位 ACK）。
4. kbps = 1000 bit/s（这里 k 是 1000，不是 1024）；I2C 一个位对应一个时钟脉冲，所以 I2C_ClockSpeed = 400000 直接就是 SCL 频率。
5. 占空比（DutyCycle）设置只在快速模式有效（标准模式下硬件忽略）：I2C_DutyCycle_2（低电平:高电平 = 2:1，DUTY=0）或 I2C_DutyCycle_16_9（16:9，DUTY=10）。低电平时间必须更长——拉低靠 MOS 管导通、很快；抬高靠电阻和寄生电容 RC 充电、较慢。

4 帧格式与起止位

1. 一帧完整传输 = 起始位 | 7 位地址 + 1 位 R/W#（读/写方向）| ACK | 字节 1 | ACK | … | 字节 n | ACK | 停止位。
2. "串 8 个数据位 = 9 个时钟"：每 8 位数据后面必跟 1 位 ACK（应答），所以 n 个字节的一帧占 9×(n+1) 个 SCL 周期（含地址字节）；起始位和停止位不占时钟脉冲。
3. 起始位（S）：SCL 为高电平期间，SDA 从高变低（下降沿）；停止位（P）：SCL 为高电平期间，SDA 从低变高（上升沿）。
4. 为什么不会和数据混淆：协议规定正常传输数据期间，SCL 为高电平时 SDA 必须保持稳定（高电平期间是采样时刻），所以"高电平期间 SDA 跳变"在数据里根本不可能出现，天然可以用作帧的边界标记。
5. SCL 全程由主机产生（包括从机发数据的那一段，从机只是趁主机给的时钟去拽 SDA）；START 和 STOP 只能由主机发。
6. 两次通信之间总线空闲 = SCL、SDA 两根线都为高。
7. R/W# 位：0 表示写（Write）、1 表示读（Read）。
8. 整个流程中只有数据阶段从机才可能发数据，地址阶段和起止位都由主机发；即使从机发数据，时钟仍是主机给的，主动权仍在主机。
9. 与 USART 对照：USART 靠约定波特率 + 起止位，异步、无地址、点对点；I2C 靠 SCL 时钟同步 + 7 位地址 + ACK，可寻址、多设备，没有校验位，可靠性靠 ACK。
10. 两个整帧例子（MSB 先发）：
    • 写两字节 {0x5A, 0x33} 到地址 0x78：S → 1111000+0 → ACK → 01011010 → ACK → 00110011 → ACK → P
    • 从 0x61 读一字节（读到 0x64）：S → 0110001+1 → ACK → 01100100 → NAK → P

5 寻址与 ACK

1. 线上的地址字节 = 7 位地址左移 1 位，最低位放 R/W#：7 位地址 0x3C，写地址 = 0x78（0x3C<<1 | 0）、读地址 = 0x79（0x3C<<1 | 1）。
2. ACK（Acknowledge，应答，低电平有效）由接收方拉低：地址阶段的接收方是被点名的从机；数据阶段，主机写时由从机应答、主机读时由主机应答。
3. 主机发完地址后如果 SDA 一直是高电平，说明没有任何设备应答 = 寻址失败（地址写错、设备没接线、没上电）。
4. 读操作的最后一个字节，主机必须回 NAK（Not Acknowledge，非应答，即松手不拉低），然后再发 STOP；若回 ACK，从机会以为还要继续、接着准备下一个字节。
5. 代码里地址常用两种容错写法：写操作用 addr & 0xFE（清最低位）、读操作用 addr | 0x01（置最低位）——调用者无论传 0x78 还是 0x79，都能自动得到正确方向位。
6. 标准库 I2C_Send7bitAddress 的地址参数要传左对齐的 8 位形式（0x78），不是 7 位值 0x3C。

6 硬件 I2C 初始化

1. I2C1/I2C2 挂在 APB1（≤36MHz），开外设时钟用 RCC_APB1PeriphClockCmd(RCC_APB1Periph_I2C1, ENABLE)；GPIO 在 APB2，所以两句时钟不能合并（RCC_APB2Periph_I2C1 这个宏根本不存在）。
2. I2C 产生波特率的时间基准是 PCLK1（36MHz），不是 72MHz。
3. I2C 引脚必须配复用开漏 GPIO_Mode_AF_OD（开漏是线与的要求，复用是外设驱动的要求）；AF_OD 内部不带上下拉，外部 4.7kΩ 上拉电阻不能省。
4. 引脚：I2C1 默认 SCL=PB6、SDA=PB7；重映射后 SCL=PB8、SDA=PB9（GPIO_Remap_I2C1）；I2C2 固定 SCL=PB10、SDA=PB11，没有重映射。
5. 用重映射仍是三步：开 AFIO 时钟 → GPIO_PinRemapConfig → 配置 PB8/PB9（先开 GPIOB 时钟）。
6. 初始化顺序：GPIO 在前、I2C 外设在后；带重映射时 AFIO 更靠前。
7. I2C 外设自身初始化三步：开时钟 → 复位一次（RCC_APB1PeriphResetCmd 先 ENABLE 再 DISABLE）→ I2C_Init 填参数 → I2C_Cmd(ENABLE) 打开 PE 总开关。 复位一次的作用是把寄存器恢复到默认值、清掉上一次异常（总线卡 BUSY、传输进行一半）留下的状态；PE 不开，后面的 START/STOP 全部无效。
8. 初始化结构体有六个字段，主机模式只用前三个：

9. I2C_ClockSpeed 填超过 400000 的值，硬件不会帮你钳位，库函数照公式分频，SCL 会真的超速；只有打开 USE_FULL_ASSERT 调试开关时才会断言报错。

7 写流程：写控制位 → 等状态位回执

1. 内部框图就是"所有标志位的出处"：SR1（状态寄存器 1）= TxE | RxNE | BTF | SB | ADDR | AF，SR2 里有 BUSY；START/STOP/ACK 是控制位；总开关是 CR1 的 PE 位。
   • SB = Start Bit 起始位已发；ADDR = 地址已发送并收到应答；AF = Ack Fail 应答失败；BTF = Byte Transfer Finished 字节传输完成；BUSY = 总线忙。
2. 写一帧的顺序（每做一个动作就等硬件给"回执"）：

3. AF 是"粘滞位"（一旦置 1 会一直保持，必须软件手动清）：发地址前要先 I2C_ClearFlag(I2C_FLAG_AF)，否则上一轮残留的 AF 会被误读成"这次寻址失败"。
4. ADDR=0 ≠ 从机 NACK：ADDR 没置位可能是地址还没发完、总线忙、还没开始等；判断"对方拒绝/不在"只认 AF。错误判断永远看 AF/BERR/ARLO/OVR 这类错误标志位。
5. 漏掉清 ADDR 的后果：硬件会一直拉低 SCL、总线卡死（状态机停在"等软件确认"这一步）；清法是先读 SR1 再读 SR2，I2C_GetLastEvent 内部也做了这两步。
6. 循环内等 TXE、循环外等 BTF：TXE=1 只说明 DR 空了；若 TXE 一空就发 STOP，最后一个字节还在移位寄存器里没发完，会少一个字节。
7. 从机可能在任意数据字节上回 NACK，所以每发一个字节都要同时盯 AF，一旦 AF=1 立刻发 STOP 并返回错误。

8 读流程与"NAK/STOP 的提前量"

1. 读帧 = 起始位 | 地址+读位 | ACK | 字节 1 | ACK | … | 字节 n | NAK | 停止位。
2. ACK 位只作用于"当前正在接收的那个字节"——所以最后一个字节要回 NAK，必须在最后一个字节收完之前就把 ACK 关掉、把 STOP 挂上；等收完再改就晚了。
3. 三种长度的分支，差别只在"什么时候关 ACK"：

4. 2 字节连读是 F1 硬件 I2C 的特殊分支（进阶）：简化写法在部分 F103 上偶发第 2 字节被截断；官方序列是等 BTF → 清 ACK → 置 STOP → 连读两次 DR，或干脆读 3 个字节丢掉第 1 个来绕开。
5. N=1 时官方序列收尾还要等 STOPF 标志被硬件清零，然后再发起下一次传输。
6. 读寄存器类设备（EEPROM、传感器）之前，通常要先发一次"写"操作，把从机内部的地址指针（要读哪个寄存器）设置好，称为 dummy write。
7. 读数据时发完地址就立刻去读 DR，必然读到 0 或旧值——从机要等主机释放 SCL 才开始往外推数据，必须等 RXNE。

9 软 I2C：用 GPIO 复现时序

1. 为什么工程上常用软件 I2C：F1 的硬件 I2C 操作繁琐、引脚固定，而且有已知芯片勘误（容易卡在 BUSY）；用两个普通 GPIO 手动翻转电平来模拟 I2C 时序更简单可控。代价是占 CPU、速率上不去。
2. 软 I2C 不需要 AFIO、不需要重映射——就是普通 GPIO；但开漏输出 + 外部上拉电阻两个硬件条件不变。
3. 引脚可以任选；换引脚时 scl_write/sda_write/sda_read/delay_us 四个底层函数里的端口和引脚号必须同步改，否则时序落在别的脚上。
4. 四个底层积木：scl_write(level) 写时钟线、sda_write(level) 写数据线、sda_read 读数据线、delay_us(us) 微秒延时（空循环标定，只求数量级正确）。
5. 起始位：SCL 已经是高电平时 sda_write(0) 拉低 SDA；停止位四步：先拉低 SCL → 拉低 SDA → 抬高 SCL → 抬高 SDA。漏掉第一步（先降 SCL）会在总线上误发一个起始位。
6. 发送一个位：SCL 低电平时把数据摆好、SCL 高电平时对方采样；发完 8 位后的第 9 个时钟读 ACK：读到 0 = ACK（有应答）、读到 1 = NAK（无应答）。
7. 接收一个位：先把 SDA 写 1 释放总线（让从机能拽线），再在 SCL 高电平时读；循环条件必须写 i>=0，写成 i>0 会漏掉最低位 D0。
8. I2C 是 MSB first（最高位先发）：位循环从 i=7 到 0。
9. 取位判断必须加括号：if ((Byte & (0x01 << i)) != 0)——因为 C 语言里 != 的优先级高于 &，不加括号会被错误解析。

10 硬 I2C 与软 I2C 的对照

1. 两套封装的业务接口只差第一个参数：硬件 I2C 传 I2C_TypeDef*（寄存器基址），软件 I2C 传 SI2C_TypeDef*（把 SCL/SDA 引脚打包成结构体）。
2. 传入的地址都是左对齐的 8 位形式（0x78/0x79），偶数结尾是写、奇数结尾是读。
3. 流程一一对应：

11 OLED（SSD1306）

1. 常用 0.96 寸 OLED 屏，128×64 像素，驱动芯片是 SSD1306；显存叫 GDDRAM，大小 = 128 字节 × 8 页 = 1KB，1 个 bit 对应 1 个像素（bit=1 该点亮）。
2. 四脚模块：GND、VCC（3.3V）、SCL、SDA；OLED 自发光，不需要背光。
3. 控制字节（告诉屏幕接下来发的是什么）：0x00 = 后面跟的是命令流（Co=0、D/C#=0）；0x40 = 后面跟的是显存数据。
4. 最小点亮命令序列：0x8D, 0x14 开电荷泵（不开屏幕全黑）→ 0xAF 开显示 → 0xA5 全屏点亮（无视显存，用于验证屏幕好坏）；0xA4 恢复正常显示（按显存显示）。
5. 读状态寄存器时：D6 位 = 1 表示显示 OFF、D6 = 0 表示 ON；该位掩码是 0x01<<6 = 0x40，判断写 (rcvd & 0x40) == 0。
6. C 语言中 & 的优先级低于 ==：写成 rcvd & 0x40 == 0 会被解析成 rcvd & (0x40==0)，结果恒为 0，括号不能省。
7. 驱动库用回调（Callback）解耦：OLED_InitTypeDef 里只有一个 i2c_write_cb 函数指针，你按原型写一个"发字节"的函数填进去，库自己完成初始化命令的发送——库不关心你底层用硬件还是软件 I2C。
8. 绘制 = 改 MCU 内存里的 frame buffer（帧缓冲区）数组；上屏 = 调用 OLED_SendBuffer。只画图不刷新，屏幕永远不变——这是"代码没错但不显示"的头号原因。
9. 坐标：原点在左上角，X 0~127 向右，Y 0~63 向下；越界坐标显示不出来。
10. 文字居中：x = (屏宽 − 字符串宽度) / 2，宽度用 OLED_GetStrWidth 获取，不要按字符数手算（字符宽度可能不等）。
11. 自制字库只包含 .map 文件里列出的字符；显示不全就换回 default_font。
12. 软 I2C 用的 PB6/PB7 与 USART1 重映射后的 PB6/PB7 是同一组脚，同一工程里只能二选一。
13. 显示层 API（会用即可，不是通信考点）：
    • 画笔 OLED_SetPen(&oled, PEN_COLOR_WHITE/BLACK/TRANSPARENT, Width)：白笔点亮像素、黑笔等于擦除、透明笔不落笔；画刷 OLED_SetBrush(&oled, BRUSH_COLOR_*) 决定区域填充色，打印文字用透明画刷，否则字符外框会被填充色糊掉。
    • 光标：OLED_SetCursor(&oled, x, y) 定位、OLED_MoveCursor(&oled, dx, dy) 相对移动、OLED_GetCursor 查询；每打印一个字符光标自动右移。
    • 文本区域：OLED_StartTextRegion(&oled, x, y, w, h) 圈定范围后，长文本自动折行、滚屏，用完 OLED_StopTextRegion 恢复。

12 完整代码

① 软 I2C 位级原语与收发（核心，要能手写）

② OLED 使用（回调 + 刷新）

③ 硬件 I2C 读写骨架（要点，不是全量）

⚠️ 硬件 I2C 读 N=1：清 ADDR → 关 ACK → 置 STOP → 等 RXNE → 读 DR → 等 STOPF 清零；漏了最后一步，下一次 START 可能发不出去。

⚠️ I2C_GenerateSTART/STOP 中的 START、STOP 全大写；写成 I2C_GenerateStart 编译不过。

⚠️ 软 I2C 的 My_SI2C_Init 与 OLED 初始化是两件事：先软 I2C，再 OLED；OLED 库只拿到一个回调指针。

📌 本章必背速记

1. 只有两根线：SCL（时钟线，主机给）+ SDA（数据线，双向）；都必须配成开漏输出 + 外部上拉电阻，靠"线与"实现多设备共享总线。
2. 起止位：起始位=SCL 高电平时 SDA 从高变低；停止位=SCL 高电平时 SDA 从低变高。数据位只能在 SCL 低电平期间变化，否则会被误判为起止位。
3. 每传 8 位跟一个 ACK：主机发完 8 位后释放 SDA，从机在第 9 个时钟把 SDA 拉低表示"收到了"；没拉低就是 NACK（地址错或设备忙）。
4. 第一字节是"地址+读写"：7 位从机地址 + 最低位 R/W（0=写，1=读）；OLED 地址常见 0x78（写）/0x79（读）。
5. 速率：标准模式 100kHz、快速模式 400kHz；初学用软 I2C 拉慢点没关系。
6. 读多字节的关键：主机每收一个字节 normally 回 ACK，最后一个字节要回 NACK（表示"我读完了"），紧接着发 STOP。顺序错会导致从机继续发数据。
7. 软 I2C vs 硬 I2C：初学阶段 OLED 等小设备全用软 I2C（GPIO 模拟时序，好理解）；F103 硬件 I2C 外设有硅 bug，工业上反而常用软模拟。
8. 总线死锁排查：从机卡住时，主机手动发 9 个 SCL 时钟把它"摇醒"，再发 STOP。

1 四根线

1. 接线是同名相连、不交叉：主机 MOSI 接从机 MOSI、MISO 接 MISO、SCK 接 SCK——这和 UART 的 Tx↔Rx 交叉正好相反。
2. MOSI/MISO/SCK 三根线所有从机并联共享，NSS 片选线每个从机一根；主机用普通 GPIO 分别控制各从机的 NSS。
3. 没被选中的从机必须把自己的 MISO 置为高阻（相当于断开），否则多台从机会在同一根 MISO 上打架。
4. SPI 协议本身没有设备地址、没有 ACK 应答、没有起始/停止位、没有固定帧格式；一条命令里"命令码 + 地址 + 数据"的格式由各从机芯片的手册自己规定。

2 一次传输与全双工

1. 一次完整传输 = 把某从机的 NSS 拉低（选中它）→ N 个 SCK 周期里交换 N 个 bit → NSS 拉高（结束）；NSS 拉高就是 SPI 唯一的"结束"信号。
2. 每发 1 位必然同时收 1 位：主机和从机的发送移位寄存器在 SCK 驱动下串成一个环，时钟走一格，两边各交出一位、同时各收入一位。
3. 所以 SPI 没有"只发"或"只收"的说法：不想要的返回值也必须读掉（否则会触发 OVR 溢出）；想读数据必须发哑字节（通常是 0xFF）去"喂"时钟——没有时钟，从机的位移不出来。
4. 忘记拉低 NSS = 从机完全不理你，这是最常见的"接线没问题但没反应"。

3 边沿分工：一个换、一个采

1. 一个 SCK 周期交换 1 bit；周期内有两个边沿（上升沿、下降沿），分工不同：一个边沿更新/更换数据，另一个边沿采样锁存数据，两者必须错开，否则会采到正在变化的电平。
2. CPHA（Clock Phase，时钟相位）决定在第几个边沿采样：CPHA=0 在第 1 个边沿采样、第 2 个边沿换数据；CPHA=1 在第 1 个边沿换数据、第 2 个边沿采样。

4 CPOL / CPHA 与四种模式

1. CPOL（Clock Polarity，时钟极性）= 空闲时 SCK 停在什么电平：CPOL=0 空闲为低（时钟脉冲是正的），CPOL=1 空闲为高（脉冲是负的）。"空闲"指 NSS 选中窗口之外的时间。
2. 模式号 = CPOL × 2 + CPHA（CPOL 是二进制高位、CPHA 是低位）：

3. 工程上 90% 的器件用模式 0 或模式 3；通信双方必须配置成同一模式，否则采样沿错半拍，读回来的数据全乱。
4. W25Q64 同时支持模式 0 和模式 3（不是"只支持低极性"）。

5 另两组参数：位序与数据宽度

1. 传输位序：MSB first（最高位 D7 先发） 是绝大多数芯片的默认；LSB first（D0 先发）常见于 74HC595 这类移位寄存器。 位序选错时，时钟和片选都正常，只有每个字节的值变成"镜像"（bit 顺序颠倒）——这是最容易被忽略的排查点。
2. 数据宽度：F103 的 SPI 只有 8 位和 16 位两档（CR1 的 DFF 位），库宏 SPI_DataSize_8b / _16b；16 位适合连续搬运 16 位采样值（如 ADC 数据）。
3. 一条命令期间 NSS 必须全程保持低电平，中途拉高会被从机当作本次传输结束；"每个字节翻一次片选"只是示意图的画法，实际不要这样做。
4. 三组参数（时钟模式、位序、数据宽度）必须与从机手册逐项对齐。

6 引脚与时钟

1. SPI1 挂 APB2（PCLK2 = 72MHz）；SPI2 挂 APB1（PCLK1 = 36MHz）——同样的分频系数，SPI2 的 SCK 只有 SPI1 的一半。
2. 引脚对照：

3. PA15/PB3/PB4 复位后默认是 JTAG 调试引脚（JTDI/JTDO/JNTRST），用重映射 SPI1 时必须两条重映射一起下：GPIO_Remap_SPI1 + GPIO_Remap_SWJ_JTAGDisable（只关闭 JTAG、保留 SWD，ST-Link 仍可下载调试）。
4. 引脚模式记规律：往外发信号的（主机的 SCK、MOSI、CS）配复用推挽/通用推挽输出；往里收的（主机 MISO）配输入（上拉或浮空）；从机配置反过来。可查手册表 22 核对。
5. 本工程配置：PB3 SCK = AF_PP 2MHz、PB5 MOSI = AF_PP 2MHz、PB4 MISO = IPU（上拉输入）、PA15 CS = 通用推挽输出。
6. GPIO 的速度档只管边沿陡缓，SCK 实际频率由 SPI 自己的分频器决定，这是两件事，不要混。

7 模块初始化

1. 初始化结构体 SPI_InitTypeDef 共九个字段，逐个填本族的宏：

⚠️ 宏名不能自创：库里没有 SPI_Direction_2Lines_ReadOnly 这个宏，只收是 2Lines_RxOnly。

2. 即使不用 CRC 也必须给 SPI_CRCPolynomial 一个有效值（如 7 或 0x1021）：SPI_Init 内部有 assert_param(IS_SPI_CRC_POLYNOMIAL) 检查，填 0 在打开 USE_FULL_ASSERT 时会断言失败、程序停住。
3. 调完 SPI_Init 还要 SPI_Cmd(SPIx, ENABLE) 打开总开关，SPI 才开始工作。
4. 主机身份靠 NSS 保持高电平来锁住：NSS 一旦被拉低，硬件会认为"有别的主机把我当从机选中了"，本机自动切到从机模式并置 MODF（模式错误）标志，主机身份丢失。
5. NSS 的三种用法：

7. W25Q64 手册标称最高可到 80MHz（双线/四线模式更高），但面包板 + 杜邦线寄生电容大，用 1MHz 左右最稳，本工程选 ÷64（1.125MHz）。

8 SPI 内部结构与收发循环

1. 框图要素：发送数据寄存器 + 发送移位寄存器、接收移位寄存器 + 接收数据寄存器、TXE / RXNE / OVR 三个标志（经使能开关汇成中断）、分频器（÷2…÷256）、时钟控制（极性/相位）、通信方向选择、NSS 控制（软/硬件、内部 NSS）。
2. 收尾还要看 BSY（Busy，忙标志）：等 BSY=0 再 SPI_Cmd(DISABLE)、再拉高片选，否则最后一位还没移完就被切断。
3. OVR（Overrun，接收溢出）：收到的数据还没读走，新数据又来了——读得太慢。
4. 收发循环的正确配对（发送和接收交错进行）：

5. 片选操作不在这个收发函数里：用软件 NSS 时，调用前自己先 GPIO_WriteBit(...Bit_RESET) 拉低片选，调用后再拉高。

9 W25Q64：结构与命令

1. 容量层级（背）：64Mbit = 8MByte = 128 个块（Block，每块 64KB）= 每块 16 个扇区（Sector，4KB）= 每扇区 16 页（Page，256B）。 注意 bit 和 Byte 差 8 倍：64Mbit ÷ 8 = 8MB。
2. 擦除以扇区（4KB）为最小单位，写入（编程）以页（256B）为单位；擦写寿命约 10 万次，数据可保持约 20 年。
3. 地址是 24 位，本芯片只有 8MB，实际 23 位地址就够用（第 24 位恒为 0）。
4. 五条常用命令：

5. NOR Flash 的物理特性：只能把位从 1 写成 0，只有擦除才能把整片区域恢复成全 1（0xFF）——所以"先擦后写"是物理限制，不是软件习惯。
6. WEL（Write Enable Latch，写使能锁存位）在每次擦除/写入完成后会被硬件自动清零，所以每一次擦除、每一次编程之前都要重新发一次 06h。
7. 状态寄存器 1 的 bit0 = BUSY（忙）、bit1 = WEL（写使能）；等待擦写完成的轮询写法：if ((buf[0] & 0x01) == 0) break;。
8. 跨页写会回卷（wrap）：一页只有 256B，从一页中间开始写、数据超过页尾时，地址会绕回本页开头覆盖前面的数据——所以跨页必须拆成多次页编程。
9. 读操作不需要写使能；读命令中指令码和地址阶段 DO（MISO）是高阻态，那几次收到的全是无效值，只有数据阶段的字节有效。

10 番外：按钮驱动（边沿检测 + 消抖）

1. "长按跟随"本质是电平跟随，没有记忆"状态"，所以做不出"点一下翻转、再点一下翻回来"；要翻转就必须用一个变量记住上一次的电平。
2. 上升沿检测的标准写法：if (previous != current && current == 1)（按钮用上拉：松开=1、按下=0，松开手的瞬间电平从 0 变 1，就是上升沿）。
3. previous 里存的必须是"上一轮主循环的读数"：要么在循环开头先 previous = current 再读新值，要么读完、比较完之后立刻更新；绝不能把更新语句夹在"读 current"和"比较"之间——那样 previous 永远等于 current，沿永远检测不到。
4. previous 和 current 的初值都必须是 1（松开态），初值写成 0 会导致上电瞬间误判一次按键。
5. 想知道自己上次让引脚输出了什么，读 ODR（GPIO_ReadOutputDataBit）；读 IDR 得到的是引脚真实电平，被外力强行拉住时并不等于软件写的值。
6. 翻转输出更稳的写法是 BSRR/BRR（即 GPIO_SetBits/GPIO_ResetBits）：原子操作，不需要"读-改-写"。
7. 机械按键的抖动窗口典型为 5~20ms：每次按下或松开时触点会弹跳，产生一串毛刺；主循环几微秒就转一圈，会把这些毛刺当成很多次点击。
8. 消抖方法：检测到边沿之后延时（Delay(10)）再第二次读电平确认；严谨做法是"延时后再读一次，与触发时电平一致才动作"。
9. 阻塞式 Delay 不能放进串口接收路径：115200 下约 0.1ms 就来一个字节，停 10ms 会直接丢一批数据。正式工程用系统 tick 时间戳做非阻塞消抖。
10. 驱动封装三件套：配置结构体（用户填）→ My_Button_Init（保存配置 + 初始化 GPIO，内部已配 IPU）→ My_Button_Proc 处理函数必须放进 while 主循环里反复调用（协作式轮询状态机）。
11. 三个时间参数：长按阈值默认 1000ms、长按重复间隔默认 100ms、连击窗口默认 200ms；填 0 表示用默认值。
12. 单击回调会晚一个连击窗口（默认 200ms）才触发——驱动必须等窗口过完、确认没有第二下，才能判定"这是一次单击"，不是 bug。
13. 调试点：My_USART_Printf("%d", cnt) 发的是 ASCII 字符串（数字 12 发成字符 '1'、'2' 两个字节）；My_USART_SendBytes(&v,1) 发的是二进制字节（12 发成 0x0C），串口助手要切 HEX 显示，两种写法别混。

11 完整代码

① SPI1 初始化（重映射到 PA15/PB3/PB4/PB5）

② 收发（TXE/RXNE 配对）

③ W25Q64：写一个字节（先擦后写）

④ 按钮：边沿检测 + 消抖

⚠️ 上面这段用"函数末尾更新 previous"，与"循环开头先降级再读新值"等价——都保证 previous 是上一轮读数；错误的是把它夹在读 current 和比较之间。

⚠️ 片选统一用 PA15（SPI1 重映射后的 NSS）；不要接到 PA12，PA12 是 CAN1_TX/USB_DM，接上去片选永远不会动。

📌 本章必背速记

1. 四根线：MOSI（主出从入）、MISO（主入从出）、SCLK（时钟，主机给）、NSS/CS（片选，低电平有效）；一主多从，每个从设备独占一根 NSS。
2. 全双工：MOSI 和 MISO 同时收发——你写 DR 发一个字节，硬件同时在 MISO 上收一个字节；收和发是同一次传输的两面。
3. CPOL / CPHA 决定采样边沿：CPOL=时钟空闲电平(0 低/1 高)，CPHA=第 1 个还是第 2 个时钟沿采样；4 种模式必须和从设备 datasheet 完全一致，W25Q64 默认用模式 0（CPOL=0, CPHA=0）。
4. 一次传输的固定套路：拉低 NSS → 循环写 DR 发命令/数据，同时等 RXNE 读 DR 收回应 → 拉高 NSS。
5. 两个标志：TXE=发送寄存器空（可以塞下一个字节）；RXNE=接收寄存器非空（收到一个字节了）；收发必须配对，不能只写不读。
6. W25Q64 是 Flash，写前必须先擦：扇区大小 4KB；写操作只能把 1 写成 0，擦除才能把 0 变回 1；写之前先发 06h（写使能），页写命令 02h，读数据命令 03h。
7. 按钮消抖：机械按下/松开瞬间会抖动 5~20ms，检测到边沿后 Delay(10~20ms) 再读一次确认，否则一次按下会被识别成多次。
8. SPI vs I2C：SPI 线多(4 根 vs 2 根)、速度快得多(十几 MHz vs 几百 kHz)、没有应答机制；适合 Flash、OLED 高速数据传输；I2C 适合板上多设备共总线省引脚。

1 为什么用中断

1. 轮询（polling）：CPU 反复查询"你好了吗"，像每隔 5 分钟打一次电话，实时性差、还一直占着 CPU。
2. 中断：外设主动通知 CPU，像电话响了才接，主程序正常跑、事件发生时 CPU 立刻响应。

2 中断流程与触发链

1. CPU 正常执行主程序；
2. 外设触发事件（如按键按下、串口收到字节），把中断触发信号送给 NVIC（Nested Vectored Interrupt Controller，嵌套向量中断控制器，是 Cortex-M 内核里专门管中断的"调度室"）；
3. NVIC 判断优先级，决定立即响应还是排队，然后向 CPU 发中断请求；
4. CPU 暂时停掉主程序，自动保存当前执行现场（正在执行的地址、寄存器值等）；
5. 跳转表查询（向量表）：根据中断号在"中断向量表"里找到对应的 ISR 入口地址；
6. 进入 ISR；
7. ISR 执行完，恢复现场，回到主程序被打断的位置继续执行。

3 三层使能（门控思想）

1. 中断信号要经过三道闸门，任何一道没开都到不了 CPU：
   • 第一层：外设自身事件开关（如 RXNE 接收非空中断使能）；
   • 第二层：NVIC 通道使能（对应 IRQn 通道的总开关，如 USART1_IRQn）；
   • 第三层：CPU 全局开关（PRIMASK 寄存器，可执行 CPSID i 关全部中断 / CPSIE i 开全部中断）。
2. 标准库的 NVIC 通道配置分两步：先用 NVIC_PriorityGroupConfig 选一次优先级分组（全工程只设一次），再填 NVIC_InitTypeDef 四个字段：

4 ISR 编写的铁律

1. 中断服务函数的名字是固定的：在启动文件 startup_stm32f10x_md.s 里以 __weak 弱定义形式列出，用户自己写一个同名函数（无返回值、无参数），就会自动替换弱定义。名字写错一个字符，编译不报错但中断永远不进你的函数（中断时跳进了那个死循环的默认空函数）。
2. 中断向量表本质是一张"函数地址表"，放在 Flash 起始位置（0x08000000 起）；CPU 拿中断号当索引，从表中取出对应 ISR 的地址直接跳转。

3. ISR 要短、要快：不能放 Delay 长延时、不能死等（阻塞）、不要 printf 重计算；ISR 里做标记、搬数据，复杂处理留给主循环。
4. 进入 ISR 后要清中断标志（USART_ClearITPendingBit 等），否则退出后立刻又触发同一中断，CPU 被锁死在 ISR 里。
5. 主程序和 ISR 共享的全局变量必须加 volatile：防止编译器优化把变量缓存在寄存器里，导致主程序看不到 ISR 的修改。
6. ISR 里只做"不可不做"的事；串口等时间敏感外设，中断里把数据搬走、置一个标志，处理放主循环。

5 Cortex-M3 中断机制（模型为主）

1. Cortex-M3 有 60 个可屏蔽中断通道（IRQ）：中断号 0~15 是系统异常（复位、NMI、HardFault、SVC、PendSV、SysTick 等），16 起为外设中断（USART、TIM、EXTI 等）；F103 实际只用其中一部分，C8T6 用 43 个。
2. 优先级寄存器共 8 位、只实现高 4 位（有效优先级 0~15，数值越小优先级越高）。
3. 嵌套规则：高抢占优先级的中断可以打断低抢占优先级的 ISR，形成中断嵌套；同抢占优先级的中断只能排队，不能互相打断。
4. 优先级分组：把 4 个有效位切成"抢占优先级位数 + 子优先级位数"五组：
   • 组0：0 抢占 / 4 子（抢占 0~0，子 0~15）
   • 组1：1 抢占 / 3 子
   • 组2：2 抢占 / 2 子
   • 组3：3 抢占 / 1 子
   • 组4：4 抢占 / 0 子（初学常用组2）
5. 比较顺序：先比抢占优先级，高的先执行/可嵌套；抢占相同则比子优先级，子优先级高的在同时挂起时先执行，但不能互相打断；两者都相同则按中断号（硬件 IRQ 编号）排队。
6. 分组只能在整个工程里定一次（一般在 main 开头），不要在不同模块里反复改。
7. （了解即可，写驱动时用不到） 响应中断时硬件自动做两件事，全程不用你写代码：
   • 进 ISR 前自动"夹书签"：把当前 8 个关键寄存器（PC 程序指针、xPSR 状态、R0~R3、R12、LR）的值压进栈内存保存，然后查向量表跳进你的 ISR；
   • ISR 退出时自动"翻回书签"：函数 return 时硬件识别到特殊返回值 EXC_RETURN，自动把栈里的值弹回寄存器，主程序从断点继续跑。 就像看书中途有人敲门，夹个书签去开门、回来接着看。PSP/MSP 两个栈、EXC_RETURN 具体值这些细节，以后学 RTOS 或调 HardFault 时再深究。
8. 向量表是硬件自动跳转的依据：ISR 名字写错 -> 中断跳进默认Default_Handler（死循环），是高频坑；while(1) 里程序卡死，先用调试器看 PC 落在哪。
9. 系统异常（知道有这回事即可，进阶）：NMI 不可屏蔽（时钟失效、看门狗等）、HardFault 硬件错误（非法内存访问、未取到向量等）、SVC 系统服务调用、PendSV 给操作系统做任务切换用、SysTick 系统滴答定时器（最常用，做 1ms 时基）。
10. 尾链（tail-chaining）与迟到（late-arrival）：两个中断挂起时，硬件不做完整出栈/入栈，直接从一个 ISR 跳到另一个 ISR；高优先级中断在压栈完成前到达，则压栈结束后直接服务高优先级——这些是硬件加速机制，不影响写代码，知道名字即可。

6 中断与轮询的选择

1. 实时性要求高（串口收数据、按键、捕获、PWM 紧急停止）用中断；
2. 周期任务用 SysTick/定时器中断；
3. 纯计算、顺序执行、实时性无要求的用轮询；
4. 中断里别做复杂逻辑；中断一多要考虑优先级、共享变量和临界区。

7 完整代码骨架

⚠️ 少了 USART_ITConfig 或 NVIC_Init 任意一层，中断都不会触发；两层都开了还要确认 CPU 全局中断没有被 __disable_irq 关掉。

⚠️ 中断里 printf 要小心：printf 慢且不可重入（没有保护，两个地方同时调用会互相踩数据）。

📌 本章必背速记

1. 中断是什么：CPU 正在跑主程序时，某个事件（串口来数据、定时器到点、引脚电平变化）触发，CPU 自动暂停主程序，跳去执行专门的中断服务函数（ISR），执行完再回来接着跑。
2. 三层使能缺一不可：①外设自己的中断开关（如 USART_ITConfig / TIM_ITConfig）→ ②NVIC 中断控制器使能（NVIC_Init）→ ③CPU 全局中断（默认开，别 __disable_irq）。
3. ISR 函数名是死的：必须和启动文件里写死的名字完全一致，如 USART1_IRQHandler、TIM2_IRQHandler；名字拼错就是个普通函数，编译能过但永远不会被调用。
4. ISR 里必须手动清中断标志：比如 TIM_ClearITPendingBit / USART 读 SR+DR；不清标志会一进再进、程序卡死。
5. ISR 要短：只做"读个数据、置个 flag"这种毫秒级操作；禁止在 ISR 里 Delay、长循环、复杂计算、printf，否则会耽误其他中断甚至看门狗复位。
6. 优先级：抢占优先级高的可以打断低的（中断嵌套）；同抢占级才看响应优先级（不能互相打断）。初学随便填个 1、2 即可。
7. 硬件自动保护现场：进 ISR 时 CPU 自动把寄存器压栈，退出自动恢复（就是之前那句"夹书签"），你写 ISR 完全不用管压栈出栈。
8. 轮询 vs 中断：轮询=CPU 在 while 里死等标志位，简单但啥也干不了；中断=平时干别的，事件来了才响应，省 CPU，但要小心共享变量的竞态（volatile）。

1 EXTI 是什么

1. EXTI 监测外部引脚上的电平变化，检测到设定的边沿/电平就产生中断请求送给 NVIC；GPIO 数量多、EXTI 通道少，所以需要 AFIO 来做"引脚选择"。

2. EXTI 线 16 条（EXTI0~EXTI15 用于 GPIO，外加 PVD、RTC、USB、ETH 等内部线）：
   • EXTI0：PA0/PB0/PC0/PD0... 中选一个（同一序号只能选一个端口）
   • EXTI1：PA1/PB1/PC1/PD1... 中选一个
   • ……
   • EXTI15：PA15/PB15/PC15/PD15... 中选一个
3. 引脚到中断线的映射关系：Px0 → EXTI0，Px1 → EXTI1，……，Px15 → EXTI15（x 为 A/B/C/D，四选一）。
4. 同一 EXTI 线不能同时挂两个端口：PA0 和 PB0 不能同时用 EXTI0；但 PA0 和 PB1 可以（一个走 EXTI0、一个走 EXTI1）。
5. 除了 16 条 GPIO 线，还有 4 条特殊线：Line16 = PVD（电源电压检测）、Line17 = RTC 闹钟、Line18 = USB 唤醒、Line19 = 以太网唤醒，不来自 GPIO，初学时知道即可。

2 EXTI 线与中断向量

1. EXTI0~EXTI4 各有独立中断：EXTI0_IRQn、EXTI1_IRQn、EXTI2_IRQn、EXTI3_IRQn、EXTI4_IRQn；
2. EXTI5~EXTI9 共用 EXTI9_5_IRQn（中断函数 EXTI9_5_IRQHandler）；
3. EXTI10~EXTI15 共用 EXTI15_10_IRQn（中断函数 EXTI15_10_IRQHandler）。
4. 用 PB6 做按键时：PB6 → EXTI6 → 落在 9_5 这个共享中断里，ISR 函数名是 EXTI9_5_IRQHandler，不是 EXTI6_IRQHandler。
5. 共享 ISR 里必须用 EXTI_GetITStatus(EXTI_Line_x) 判断是哪一根线触发的，处理完再清对应挂起位。

3 触发方式

1. 上升沿触发（Rising）：电平从低变高（0→1）；
2. 下降沿触发（Falling）：电平从高变低（1→0）；
3. 双边沿触发（Rising_Falling）：两种跳变都触发；
4. 常用配置：按键一端接地、引脚配内部上拉，按下产生下降沿，配置下降沿触发；松开会有上升沿，若要"松手检测"则配双边沿。
5. 配置时指定 EXTI_Trigger_Rising / EXTI_Trigger_Falling / EXTI_Trigger_Rising_Falling。

4 中断与事件（中断模式 vs 事件模式）

1. 中断模式：边沿信号到达后，挂起寄存器置位（Pending），经 NVIC 通知 CPU 执行 ISR；
2. 事件模式：信号不经过 CPU，直接作为"脉冲"送给别的外设（如触发 ADC、定时器），软件无感知、不进 ISR，用来做硬件联动。
3. 初学只需要中断模式；EXTI_Mode_Interrupt（中断）与 EXTI_Mode_Event（事件）二选一。
4. 一根 EXTI 线的内部结构：AFIO 复用器选引脚 → 边沿检测 → 上升沿/下降沿/双边沿选择 → 中断开关（IMR）或事件开关（EMR）→ 挂起寄存器（PR）。

5 配置步骤（固定五步）

1. 开 GPIO 时钟，把按键引脚配成上拉/下拉输入（或浮空输入+外部电阻）；
2. 开 AFIO 时钟（RCC_APB2Periph_AFIO）：EXTI 引脚选择由 AFIO 管，不开时钟选择不生效；
3. 用 GPIO_EXTILineConfig 选择引脚到 EXTI 线：如 GPIO_EXTILineConfig(GPIO_PortSourceGPIOB, GPIO_PinSource6)；
4. 填 EXTI 初始化结构体 EXTI_InitTypeDef，四个字段：

6 引脚和时钟易踩坑

1. AFIO 时钟必须开：RCC_APB2PeriphPeriphClockCmd(RCC_APB2Periph_AFIO, ENABLE)，漏了这一步，GPIO_EXTILineConfig 写进去不生效，现象是中断不触发。
2. GPIO 引脚必须先配成输入模式：EXTI 只是监听 GPIO，不能替你配引脚；上下拉要与按键接法匹配（接地用上拉、接电源用下拉）。
3. GPIO 端口选错：GPIO_PortSourceGPIOB 与 GPIO_PinSource6 必须和实际按键脚一致。
4. EXTI 线和 NVIC 通道不是一一对应：PB6 走 EXTI6，IRQn 却是 EXTI9_5_IRQn，ISR 是 EXTI9_5_IRQHandler，函数名写错直接不进。
5. 多个按键共享 ISR 时，每根线都要判断、都要清挂起位，否则同一中断会被另一根线反复拉进来。

7 机械抖动与消抖

1. 按键的机械触点在按下/松开瞬间会弹跳 5~20ms，产生多个边沿；EXTI 对边沿极敏感，一次按键可能触发十几次中断。
2. 中断里消抖两种常用做法：
   • 简单法：进 ISR 后先延时 10ms 再读引脚电平确认（但 ISR 里 Delay 不推荐，会拖慢系统）；
   • 推荐法：ISR 里只记录 SysTick 时间戳并置标志，主循环里判断距离上次触发的时间间隔，大于 20ms 才认为是有效按键。
3. 多键共用一个 ISR 时，每个键要独立保存上次时间戳，避免一个键的抖动屏蔽另一个键。

8 完整代码

⚠️ 注意 EXTI9_5_IRQHandler 里若以后又加了 PB7 等其他 EXTI5~9 线，必须在同一个 ISR 里逐个 GetITStatus 判断，不能只处理 Line6。

⚠️ 不建议在中断里用 Delay_ms(10) 消抖——阻塞期间其他中断响应被拖延，用 SysTick 时间戳更安全。

📌 本章必背速记

1. EXTI 是什么：外部中断/事件控制器——GPIO 本身只能"读电平"，要实现"按键按下瞬间自动触发一段代码"，必须把引脚接到 EXTI 上。
2. 同一编号引脚共享一条线：EXTI0~15 对应引脚号 0~15；但 PA0/PB0/PC0 共用 EXTI0，同一时间只能选一个引脚接上去（用 AFIO 的 EXTICR 寄存器选）。
3. 触发沿三选一：上升沿（低→高）、下降沿（高→低）、双边沿。按键按下接地一般用上拉输入+下降沿。
4. 固定配置五步：开 GPIO 时钟 + AFIO 时钟 → GPIO_PinRemapConfig 选哪根引脚接 EXTI → EXTI_Init 选线/触发沿/中断模式 → NVIC_Init 配中断优先级 → 写对应 ISR。
5. ISR 函数名要记牢：EXTI0~4 各自独立向量（EXTI0_IRQHandler…EXTI4_IRQHandler）；EXTI9_5 共用一个 EXTI9_5_IRQHandler，EXTI15_10 共用一个 EXTI15_10_IRQHandler，后者要在函数里判断到底是哪根线触发的。
6. ISR 里必须清挂起位：EXTI_ClearITPendingBit(EXTI_Line_x)，不清会反复进中断。
7. 消抖别在中断里 Delay：机械抖动 5~20ms，在 ISR 里 Delay 会卡死其他中断；推荐用时间戳判断"距上次触发超过 20ms 才处理"。
8. 中断模式 vs 事件模式：中断模式=触发后进 CPU 的 ISR（初学只用这个）；事件模式=直接触发别的外设、不占用 CPU（进阶）。

1 四个时钟源（按振荡器类型记）

1. HSI（High Speed Internal，高速内部时钟）：芯片内部 RC 振荡器，8MHz，上电立即可用，但精度一般（约 ±1% 误差，受温度影响），开机最初的时钟由它提供。
2. HSE（High Speed External，高速外部时钟）：外部晶振，板子上一般是 8MHz 石英晶体，精度高，正式工作用它。
3. LSI（Low Speed Internal，低速内部时钟）：约 40kHz 的内部 RC，给看门狗（IWDG）用，掉电后也能工作（只要有主电源）。
4. LSE（Low Speed External，低速外部时钟）：外部 32.768kHz 晶振，给 RTC（实时时钟） 用，配 VBAT 备用电池后，主电源断了还能继续走时。
5. 记忆法：H/L = 高速/低速，S = 时钟，I/E = 内部/外部。
6. 32.768kHz 这个数是刻意选的：32768 = 2^15，15 次二分频后正好得到 1Hz（1 秒）。

2 HSE 的两条路径

1. HSE 有两种使用方式：
   • 接外部晶体/陶瓷谐振器：接 OSC_IN、OSC_OUT 两个脚，由内部振荡器电路驱动；
   • 外接有源时钟信号：信号直接进 OSC_IN，OSC_OUT 悬空。
2. 用 HSE 前要等它稳定（起振需要几毫秒），软件查询 RCC_FLAG_HSERDY（Ready）标志。
3. 系统时钟可以切换：上电默认 HSI；工程上一般等 HSE 稳定、PLL 锁定后切到 PLL。
4. 若 HSE 起振失败（焊接不好、晶振损坏），系统会卡在等待 HSERDY 的循环里——这时可以用 HSI 兜底。

3 PLL：时钟倍增器

1. PLL（Phase Locked Loop，锁相环）：可以理解成"倍频器"，把输入时钟乘以一个系数，得到更高的系统时钟。
2. F103C8T6 的 PLL 倍频系数可选 2~16 倍；常用组合：HSE 8MHz × 9 = 72MHz（最大频率）。
3. PLL 也可以用 HSI/2 作为输入：HSI 8MHz 先 ÷2 得 4MHz，再倍频，最多 4×16 = 64MHz，达不到 72MHz，所以想用满频率必须用 HSE。
4. PLL 一旦使能，倍频系数就不能修改；要改必须先关 PLL，改完再开，等待 PLLRDY 锁定。
5. 系统时钟切换到 PLL 的前提：PLL 已锁定（PLLRDY）。

4 系统时钟与三条总线

1. 系统时钟 SYSCLK 经分频器分发到三条总线：
   • AHB 总线（Advanced High-performance Bus，高性能总线）：系统主干，时钟 HCLK；
   • APB1 总线（Advanced Peripheral Bus，外设总线）：挂低速外设，时钟 PCLK1，最大 36MHz；
   • APB2 总线：挂高速外设，时钟 PCLK2，最大 72MHz。
2. 常用分频配置：AHB 不分频（÷1）→ 72MHz；APB1 ÷2 → 36MHz；APB2 ÷1 → 72MHz。
3. 外设挂接关系（背熟）：

4. SysTick 时钟可选 HCLK（72MHz）或 HCLK/8（9MHz），两种都能用，初学时选 9MHz 更简单。

5 定时器时钟的"×2"陷阱

1. APB1 预分频器不是 1 时，挂在它上面的定时器时钟（TIMxCLK）会自动 ×2：
   • APB1 分频 = ÷2，PCLK1 = 36MHz，TIM2/3/4 时钟 = 36×2 = 72MHz；
   • APB2 分频 = ÷1，PCLK2 = 72MHz，TIM1 时钟 = 72MHz（不加倍）。
2. 原因：倍频后定时器的时钟频率 = HCLK，是芯片设计保证定时器有足够高的计数频率。
3. 这个规则是串口波特率、定时器 PWM 频率计算的基准：定时器一律按 72MHz 算。
4. 串口波特率用的是 PCLK 本身（不翻倍）：USART1 用 72MHz、USART2/3 用 36MHz。

6 Flash 等待周期与预取

1. Flash 读取速度跟不上 72MHz，需要插入等待周期（Latency）：
   • SYSCLK ≤ 24MHz：0 等待；
   • 24MHz < SYSCLK ≤ 48MHz：1 等待；
   • 48MHz < SYSCLK ≤ 72MHz：2 等待。
2. 配合 Prefetch Buffer（预取缓冲区）：CPU 取指令时提前多读几条，弥补等待造成的性能损失。
3. 配时钟到 72MHz 前必须先把 Flash 等待周期设为 2，否则会取指错误、程序跑飞。
4. 标准库 SystemInit 里已经自动完成这些设置，背时钟树时要知道这一步存在。

7 时钟输出 MCO 与时钟安全

1. MCO（Microcontroller Clock Output，时钟输出脚）：F103 的 MCO 是 PA8，可以把系统时钟、HSI、HSE 或 PLL 时钟 ÷2 输出到引脚上，方便用示波器测量验证。
2. CSS（Clock Security System，时钟安全系统）：开启后，HSE 一旦停振，硬件自动切回 HSI 并产生一个高级中断，避免系统瘫痪。
3. 时钟验证手段：看 MCO 波形、用库函数读 RCC_GetClocksFreq、用定时器输出已知频率的 PWM 反推。
4. 复位后时钟来源是 HSI，所以即使 HSE 电路有问题，程序最初也能启动（但跑不到 72MHz）。

8 完整时钟链（72MHz 配置路径）

按"水从源头流到外设"的顺序背：

1. HSE 8MHz 外部晶振起振，等 HSERDY；
2. HSE 直接送入 PLL（不预分频），PLL 倍频 ×9 → 72MHz；
3. PLL 锁定（PLLRDY）后，把系统时钟切换为 PLL，SYSCLK = 72MHz；
4. AHB 分频 ÷1，HCLK = 72MHz；
5. APB1 ÷2 → PCLK1 = 36MHz；APB2 ÷1 → PCLK2 = 72MHz；
6. APB1 定时器时钟自动 ×2 = 72MHz；APB2 定时器时钟 = 72MHz；
7. ADC 预分频器再 ÷6 → ADC 时钟 12MHz（ADC 最高 14MHz）；
8. Flash 等待周期设为 2，开启预取。
9. 启动文件 startup_stm32f10x_md.s 复位后调用 SystemInit，这个函数在 system_stm32f10x.c 里，上面这套流程由它完成；之后才进入 main。

9 RCC 寄存器与标志（了解即可）

1. CR（Clock Control Register）：HSI/HSE/PLL/CSS 的开关和就绪标志；
2. CFGR（Configuration Register）：系统时钟选择、PLL 倍频、AHB/APB 分频、MCO 选择；
3. CIR（Clock Interrupt Register）：时钟中断使能与标志；
4. APB2RSTR / APB1RSTR：外设复位寄存器；
5. AHBENR / APB2ENR / APB1ENR：各外设时钟使能寄存器——就是每章初始化都在调用的 RCC_APBxPeriphClockCmd 操作的对象。
6. 就绪标志：HSIRDY、HSERDY、PLLRDY、LSERDY、LSIRDY，切换时钟源前必须查。

10 外设时钟频率速查（72MHz 配置下）

11 修改时钟的代码要点

1. 用标准库配置 72MHz 一般不用自己写：SystemInit 已经完成。想学习配置流程，按这个顺序调用：

2. 注意配置顺序：先把 Flash 等待周期、总线分频配好，再切高频率时钟——就像先把路修好再提速。
3. 读当前实际频率用 RCC_GetClocksFreq(&clocks)，结果结构体里有 SYSCLK/HCLK/PCLK1/PCLK2/ADCCLK。

12 易错点汇总

1. 外设不开时钟就操作 = 静默失败：配置寄存器、点灯、串口都没反应，且无任何报错。
2. APB1/APB2 用错时钟函数：I2C 用 RCC_APB2PeriphClockCmd 会编译报错（宏不存在），反之要能识别。
3. 定时器按 72MHz 算（APB1 定时器自动 ×2），串口按 36/72MHz 算，公式里分母错了频率全错。
4. 改 PLL 倍频前要先关 PLL，运行中不能改。
5. 72MHz 下忘记 Flash 2 等待周期，程序会跑飞。
6. 用 RTC 必须配 LSE、PD0/PD1 就不能当普通 GPIO；用 HSE 同理（PD0/PD1 被占）。
7. USB 要求精确 48MHz，所以必须用 HSE 8MHz 且 PLL ×9 后再 ÷1.5；HSE 不是 8MHz 的板子 USB 用不了。
8. 串口乱码先查时钟频率：如果系统实际还在 HSI 8MHz 而你以为是 72MHz，波特率会差约 9 倍。

📌 本章必背速记

1. 四个时钟源：HSI（内部 8MHz RC，开机默认）、HSE（外部 4~16MHz 晶振，开发板常用 8MHz）、LSI（内部 40kHz，给独立看门狗）、LSE（外部 32.768kHz 手表晶振，给 RTC）。
2. PLL 是倍频器：把 HSE 8MHz 倍频到 72MHz（8×9=72）；开机默认跑 HSI 8MHz，必须手动配 PLL 才能上 72MHz，不切的话所有波特率/延时全错。
3. 三条总线频率要背：SYSCLK=HCLK=72MHz（CPU）；APB1 最高 36MHz（慢外设：USART2/3、I2C、TIM2~7、SPI2）；APB2 最高 72MHz（快外设：USART1、SPI1、ADC、GPIO、TIM1、AFIO）。
4. 定时器时钟 ×2 陷阱：APB1 分频系数≠1 时（实际是 36MHz），挂在 APB1 上的 TIM2~7 时钟自动 ×2 变成 72MHz；APB2 定时器不分频就是 72MHz。算定时周期时别忘这个 ×2。
5. Flash 等待周期：72MHz 时必须设 2 个等待周期（FLASH_LatencyConfig），否则取指跟不上会跑飞；这是配时钟最后一步容易漏的。
6. MCO 输出：PA8 脚可以对外输出 SYSCLK/HSI/HSE/PLL 四分频，用来接示波器量时钟是否配对。
7. 时钟安全 CSS：HSE 故障时自动切回 HSI，防止死机。
8. 外设时钟必须单独开：GPIOA/B/C 在 APB2、USART1 在 APB2、USART2/3 在 APB1、TIM2~7 在 APB1、ADC 在 APB2——忘了 RCC_APBxPeriphClockCmd 外设完全不动。

1 核心三寄存器：PSC、ARR、CNT

1. CNT（CouNTer，计数器）：定时器的核心，每来一个计数器时钟脉冲就加 1。
2. PSC（Pre-Scaler，预分频器）：对输入时钟先分频。TIMxCLK 经 (PSC+1) 分频后驱动 CNT： 计数器时钟 CK_CNT = TIMxCLK / (PSC + 1)
3. ARR（Auto-Reload Register，自动重装载寄存器）：CNT 从 0 向上数到 ARR 就数满了，产生一次更新事件（UEV，Update Event），然后清零重新数（向上计数模式）。
4. 溢出周期公式（最常用）： T = (PSC+1) × (ARR+1) / TIMxCLK（秒） 定时中断频率 f = TIMxCLK / ((PSC+1)(ARR+1))
5. 三个寄存器都是 16 位，取值范围 0~65535，所以 PSC+1 和 ARR+1 都不能超过 65536。
6. 定时器时钟统一按 72MHz 记（APB1 定时器有 ×2 倍频，见时钟树章）。
7. 两个例子：
   • PSC=7199、ARR=9999：(7199+1)(9999+1)/72MHz = 7200×10000/72000000 = 1 秒；
   • 1ms 定时：72MHz 下取 PSC=71（÷72 得 1MHz）、ARR=999（数 1000 个脉冲）= 1000×1ms = 1ms。

2 计数模式与更新事件

1. 向上计数（常用）：0→1→…→ARR，数到 ARR 产生更新事件，CNT 清 0。
2. 向下计数：ARR→ARR−1→…→0，数到 0 产生更新事件。
3. 中心对齐（向上/向下，PWM 用）：0 数到 ARR 再数回 0，一个周期相当于 2×ARR，配合 PWM 可以实现对称波形。

4. 更新事件发生时：CNT 清零、预分频器重新装载、所有"影子寄存器"被更新（预装载机制），同时可产生更新中断。
5. URS（Update Request Source）：可以限制只有"溢出"才产生更新事件，避免设置寄存器时（比如初始化写 ARR）误触发一次中断。
6. UDIS 位：可以直接禁止更新事件（调试用），正常工作不碰。

3 影子寄存器（预装载）

1. 影子寄存器（Shadow Register）：真正在硬件里生效的寄存器；用户写的是它前面的"预装载寄存器"。
2. 为什么要这样设计：定时器在运行中，一个计数周期中途若突然改变 ARR/CCR，波形会立刻跳变、产生毛刺。有了影子寄存器后，你写的值先放着，等下一次更新事件（CNT 溢出）时才一次性装载生效，保证整个周期波形完整。
3. 标准库 TIM_ARRPreloadConfig(TIMx, ENABLE) 开启 ARR 的预装载；CCR 对应 TIM_OCxPreloadConfig。
4. 初始化时立即写立即生效的场景可以不开；运行中动态改 PWM 频率/占空比时建议开启。
5. 口诀："先准备、更新时再换"，避免半截改值造成波形撕裂。

4 通用定时器内部结构

1. 信号流（从左到右）：时钟源（内部时钟 / ETR 外部触发 / ITR 其他定时器级联 / TIx 引脚）→ 控制器（从模式控制、触发控制器）→ PSC 预分频 → CNT 计数 → ARR 比较。
2. 四个独立通道：CH1~CH4，每个通道都有一个捕获/比较寄存器 CCR（Capture/Compare Register），可以工作在"输出比较"或"输入捕获"模式。
3. 输出侧：比较器（CNT 与 CCR 比较）→ 输出模式控制器（PWM 模式、翻转、强制电平）→ 极性选择（上升沿/下降沿有效）→ 输出使能 → GPIO 引脚。
4. 输入侧：TIx 引脚 → 数字滤波、边沿检测器 → 预分频器 → 捕获：把当前 CNT 锁存进 CCR，并产生捕获中断。
5. 中断：更新中断（溢出）、四个通道的捕获/比较中断、触发中断、刹车中断（高级定时器）。
6. 高级定时器多出的部分：互补输出 CHxN、死区时间发生器（DTG）、刹车输入 BKIN、主输出使能 MOE——驱动电机用的（见第 15 节）。

5 定时中断配置步骤

1. 开时钟：TIM2~4 用 RCC_APB1PeriphClockCmd(RCC_APB1Periph_TIMx, ENABLE)；TIM1 在 APB2。
2. 配置定时器时基：TIM_TimeBaseInitTypeDef 四个字段：

做 PWM 时还要填一个输出比较结构体 TIM_OCInitTypeDef，五个字段：

3. 可选：开 ARR 预装载 TIM_ARRPreloadConfig(ENABLE)；清一次更新标志避免刚初始化就进中断。
4. 开更新中断：TIM_ITConfig(TIMx, TIM_IT_Update, ENABLE)。
5. 配置 NVIC：IRQn 为 TIMx_IRQn（如 TIM2_IRQn）、ISR 为 TIM2_IRQHandler。
6. 启动定时器：TIM_Cmd(TIMx, ENABLE)。
7. ISR 里必须清标志：TIM_ClearITPendingBit(TIMx, TIM_IT_Update)，否则一直进中断。
8. 配置顺序注意：先写好 ARR/PSC，再 TIM_Cmd；某些库版本下 TIM_TimeBaseInit 会立即产生一次更新事件，建议在使能中断前先手动 TIM_ClearFlag(TIM_IT_Update) 清一次。

6 1ms 定时中断完整代码

7 PWM：输出比较与占空比

1. PWM（Pulse Width Modulation，脉冲宽度调制）：用"高电平在一个周期里占多少比例"来模拟平均电压，LED 调光、电机调速、舵机角度都靠它。
2. 频率：PWM 波形完整重复一次的频率；周期 T = 1/f。
3. 占空比（Duty Cycle）：高电平持续时间 ÷ 周期，常用百分数。
4. PWM 模式 1（常用）：向上计数时，CNT < CCR 输出有效电平，CNT ≥ CCR 输出无效电平（极性为高时：前一段高、后一段低）。
5. PWM 模式 2：与模式 1 相反。
6. 占空比公式（模式 1、高电平有效）： 占空比 = CCR / (ARR + 1)
   • CCR = 0：全程低电平（0%）；
   • CCR = ARR+1：全程高电平（100%，注意 CCR 最大值取 ARR+1 时持续高，部分实现中 CCR=ARR 时已接近 100%）；
   • 改 CCR 就改占空比，改 ARR/PSC 就改频率。
7. 配置 PWM 输出的步骤：① 开定时器和 GPIO 时钟 → ② GPIO 配成复用推挽输出（AF_PP）→ ③ 配时基 PSC/ARR → ④ 配输出比较 TIM_OCxInit：模式、CCR、极性、输出比较使能 → ⑤ 高级定时器还要 MOE 使能（TIM_CtrlPWMOutputs）→ ⑥ TIM_Cmd 启动。
8. 通道与引脚对应：TIM2_CH1=PA0（重映射 PA15）、TIM2_CH2=PA1、TIM3_CH1=PA6、TIM3_CH2=PA7、TIM1_CH1=PA8 等，具体查数据手册的引脚复用表。

8 PWM 调光示例（TIM3_CH1，PA6）

9 舵机与典型 PWM 频率

1. 舵机（SG90 这类）：周期 20ms（50Hz），高电平脉宽约 0.5ms~2.5ms 对应 0°~180°。
   • 72MHz：PSC=7200−1（计数时钟 10kHz，即 0.1ms 一拍）、ARR=200−1（20ms 周期）；
   • 0.5ms→CCR=5；1.5ms→CCR=15（90°）；2.5ms→CCR=25。
2. 直流电机/LED 调光：几 kHz~几十 kHz，常见 10kHz（超出人耳听觉范围，避免电感啸叫）；
3. 无刷电机 FOC（磁场定向控制，进阶）：十几 kHz~几十 kHz，用高级定时器互补输出。
4. PFC（功率因数校正，进阶）：几十 kHz。
5. 配置频率/占空比时的思维顺序：先确定周期需要多少个计数脉冲（ARR+1）→ 再选 PSC 让计数时钟是整数频率 → 最后用 CCR 调占空比。

10 输入捕获：测频率和脉宽

1. 输入捕获（Input Capture）：引脚上出现设定的边沿时，硬件把当前 CNT 的值自动锁存进 CCR，并产生中断——这就是"捕获"的含义。
2. 测频率：捕获两次上升沿（或两次下降沿），两次 CCR 之差（要处理溢出）就是一个周期的计数 N，则 f = TIMxCLK / (PSC+1) / N。
3. 测脉宽（PWM 模式）：一个通道捕获上升沿、另一个（或同通道切换边沿）捕获下降沿，两个 CCR 之差就是高电平持续时间。
4. PWM 输入模式（专用）：同一路 TI 信号同时映射到两个通道，一个测周期、一个测占空比，硬件自动完成，适合快速测量未知 PWM 信号（比如接收舵机信号）。
5. 边沿选择、滤波（ICF）、分频（ICPSC）都可以配：信号有毛刺时加数字滤波，每次捕获前先经过几次一致采样才确认。
6. 溢出处理：CNT 是 16 位，低频信号两个边沿之间可能数满溢出多次，中断里要数溢出次数，用 32 位值拼周期。
7. 捕获中断里 ISR 要短：读 CCR、记时间戳、清标志，计算放主循环。
8. 输入捕获的 GPIO 配成 浮空输入或上拉/下拉输入（根据信号特性），不是复用输出。

11 从模式与触发（进阶，后面章节会详细讲）

1. 定时器有个触发控制器（Trigger Controller）和从模式控制器（Slave Mode Controller），让定时器不依赖软件、由硬件信号自动控制：
   • 复位模式：触发输入（TRGI）一来，CNT 立刻清零重新开始；
   • 门控模式：触发输入为高电平时定时器才计数，为低就暂停；
   • 触发模式：触发输入的边沿直接启动定时器；
   • 外部时钟模式：把触发信号当成计数时钟（CNT 由外部脉冲驱动）。
2. 触发源可以是：其他定时器（ITR 内部触发，用于级联）、外部引脚 ETR（外部触发输入）、自身输入通道 TI1FP1/TI2FP2。
3. 这些模式常用于：电机转速测量、多定时器严格同步、精确测周期。初学阶段知道"定时器可以被外部硬件自动控制"即可，用到时再查手册。
4. 主模式（Master Mode）：定时器可以把自己的更新事件、比较结果等作为 TRGO 输出信号去触发别的外设（触发 ADC、DAC、其他定时器）。

12 编码器接口（进阶）

1. 旋转编码器输出 A、B 两相方波，A、B 相位相差 90°：正转时 A 先上升、B 后上升；反转时 B 先上升。
2. 通用定时器有编码器接口模式：把 TI1、TI2 接 A、B 两相，CNT 硬件自动加减，软件读 CNT 就知道转了多少格，不用自己中断数边沿。
3. 三种计数方式：在 TI1 边沿计数、在 TI2 边沿计数、双边沿都计数（4 倍频）。
4. 配 ARR 为周期值（如 360 对应一圈），读 CNT 得角度；Z 相（零点）接外部中断用于归零。
5. 常用于电机闭环、旋钮菜单，属于课程后半内容，先有个印象。

13 高级定时器：互补输出、死区、刹车（进阶）

1. TIM1 是高级定时器，除了通用定时器的功能，多了电机控制专用的三件套：
   • 互补输出（CHx/CHxN）：每个通道输出一对互补（相反）的 PWM，驱动半桥/全桥的上下两个 MOS 管；
   • 死区时间（Dead-Time，DTG）：上下两个 MOS 管绝不能同时导通（否则电源短路炸管）。开关切换时插入一段"两边都关断"的短暂间隔，就是死区，典型几百 ns~几 μs；
   • 刹车输入（Break，BKIN）：外部故障信号（过流、过压）一进来，硬件立刻、自动关闭所有 PWM 输出，不需要软件介入，保护功率管。
2. MOE（Main Output Enable，主输出使能）：高级定时器特有的"总闸门"。即使通道都配好了，不调用 TIM_CtrlPWMOutputs(TIM1, ENABLE) 打开 MOE，引脚也不会有 PWM——这是用 TIM1 时的头号坑。
3. 其他特性：重复计数器（RCR），可以让更新事件每 N 次溢出才发生一次，适合高频 PWM。
4. 配置顺序：时基 → 通道与互补通道 → 死区 → 刹车 → MOE 使能 → 启动。
5. 电机驱动相关内容课程后面会专门讲，背诵卡阶段记住"互补、死区、刹车、MOE"四个词即可。

14 定时器级联（进阶）

1. 一个定时器 16 位，72MHz 下最大计数周期 65536/72MHz ≈ 0.9ms（PSC=0），想数更长的周期（低频信号、长时间定时）可以把两个定时器串起来：
   • 主定时器溢出时输出 TRGO，从定时器把 TRGO 当外部时钟，每来一次加 1；
   • 等效 32 位计数，最大周期 = 65536 × 65536 / 72MHz ≈ 60 秒（级联 TIM2+TIM3）。
2. 也可以直接用 32 位定时器（F103 没有，F2/F4 部分型号有）。
3. 另一种常见用途：一个定时器产生基础时基，多个定时器用 ITR 触发，实现多路 PWM 严格同步。